金属氧化物薄膜晶体管(Metal Oxide Thin Film Transistor,MO TFT)因为载流子迁移率高,透明性好和工艺简单等优点,具有广泛的应用前景。使用MO TFT制备的集成电路向着更高集成度、更大规模和更复杂的趋势发展,对电路性能也提出了更多新的需求。然而,由于有源层材料的限制,MO TFT还无法实现互补的高性能P型晶体管,这将不可避免的对制备电路的功耗、速度和稳定性造成影响,难以满足高性能需求。因此,对于纯N型MO TFT电路的性能优化研究具有极为重要的意义。本文设计了一种差分逻辑单元,可解决纯N型电路中传统逻辑单元的静态功耗问题。该逻辑单元利用交叉耦合的正反馈结构消除了静态电流通路,可以有效的减小静态功耗。仿真结果显示,差分逻辑单元可以提供互补输出信号,有利于减少逻辑复杂度。在保证了输出驱动能力的同时,实现了接近为零的静态功耗。本工作主要在电路逻辑结构的层面上对MO TFT数字电路进行性能优化,从底层模块入手,用差分逻辑单元进行改进,分别实现了射频识别(RFID)标签电路和超前进位加法器电路的功耗与延时的降低。针对RFID标签电路的功耗问题,使用差分逻辑改进标签内部的译码器电路。流片测试结果表明,该差分逻辑译码器使整体电路的功耗降低了20%以上,而输出数据速率能够保持较高的水平,该优化方案适用于电源电压较高的应用场景。进一步,结合基于控制上拉原理的内置时钟产生电路,整体电路的功耗降低了至少40%,该优化方案可以满足功耗要求更严格的应用场景。两种优化方案都不需要增加额外的晶体管,且优化效果对电源电压的变化不敏感。针对超前进位加法器电路的进位传输延时问题,使用差分逻辑结合互补传输管逻辑重新设计了电路结构,该设计方案减少了门电路的堆叠与电路晶体管的数量。仿真结果表明,该4位超前进位加法器的传输延时降低了20%以上,进位链路的功耗降低了73%,同时保证了与传统结构相同的输出摆幅和驱动能力。本文着重于对电路逻辑结构的改进,以得到更具普适性的性能提升方案,可为MO TFT数字电路的性能优化研究带来全新的视角,有利于实现更高性能的电路系统。