HEVC作为新一代视频压缩标准,在主流的混合编码框架基础上,引入了许多新的编码技术,从而极大的提高了视频编码效率,其压缩性能相比于目前普遍应用的H.264/AVC标准约提升了一倍,可以更好的适应高清、超高清视频的编码与传输。然而,HEVC标准在提升编码性能的同时,也增加了编码的计算复杂度,使得编码器在实现过程中的硬件开销急剧增大。作为HEVC标准中关键的两个环节,DCT变换与量化计算最为复杂,占据了整个编码器大量的硬件开销。硬件开销主要来自两个方面:其一是HEVC支持最大为32?32大小的TU块划分,随着TU尺寸的增大,DCT变换的计算复杂度也相应提高,从而使得硬件开销大大增加;其二是TU尺寸的增大使得编码过程中对中间数据的存储需要消耗更多的存储单元,比如,量化后的变换系数在进行熵编码之前需要进行存储,由预测像素与重建残差计算所得重建像素也需要存储。本文针对4K,60fps的高清视频的编码,从减小硬件开销的角度,对HEVC中DCT变换与量化提出了一种基于16并行度流水线的结构设计。该结构设计主要从以下两个方面展开:一、根据蝶形变换的原理,较大尺寸的DCT变换结构可以复用较小尺寸的DCT变换结构,再利用加法树的方法,将乘法运算转换成加法与位移运算,并用寄存器存储中间计算结果,这一设计方法不仅减小了计算复杂度,也较大程度降低了硬件开销;二、DCT变换使用SRAM代替寄存器完成中间数据存储与转置操作,虽然SRAM地址控制较为复杂,但这一设计进一步减小了存储硬件开销。在实现变换与量化的硬件结构设计之后,本文针对与变换量化相关数据的存储,进一步完成了结构优化设计。该优化设计主要从以下三个方面展开:一、利用基于SRAM的Ping-Pang存储结构,对量化与率失真决策算术编码模块之间的数据存储进行优化,不仅方便后续模块的计算,同时也降低了存储开销;二、利用SRAM完成量化与CABAC模块之间的存储结构设计,避免了编码过程中变换与量化的重复计算,减小了整个编码器硬件开销,同时基于代价计算周期对存储结构进行了优化;三、使用“L”型存储结构代替正方形的存储结构,对预测块重建像素的存储进行了简化,进一步减小了存储开销。实验结果表明,本论文所实现的16并行度的DCT变换硬件结构,不仅满足了4K,60fps的高清视频编码的处理速度要求,而且相比于现有相同并行度的硬件结构,减少了约35%的硬件开销。同时本论文所设计的三种数据存储结构也大大降低了整个编码器的存储硬件开销。