论文部分内容阅读
60GHz毫米波短距离通信系统由于可实现Gbps级别的数据传输吞吐量而广受关注与研究；基于低成本、高集成度的硅基CMOS工艺的集成电路在截止频率、增益、噪声等性能上逐渐显现出来的优势,正成为毫米波集成电路的主流工艺解决方案。本文以符合IEEE802.15.3c协议通信系统中的频率综合器为研究对象,对频率综合器进行了指标规划、环路参数设计；利用标准0.13μm RF CMOS工艺,进行了电路设计及版图实现等工作,在研究中取得以下成果：1、依据IEEE802.15.3c通信协议对收发机性能的要求,确定了频率综合器的指标为：采用整数分频结构锁相环频率综合器实现28.5-33GHz频率范围的输出信号、相位噪声在1MHz频偏处优于-90dBc/Hz;并利用SpectreVerilog和Matlab进行了环路行为级仿真以及环路噪声计算。2、基于标准0.13μmR FCMOS工艺,设计了一款26.85-34.41GHz频段的LC压控振荡器,采用避免互感耦合的方法减小射频电感间电磁耦合对电路性能的影响,利用传输线进行了毫米波频段振荡信号的传输,仿真结果表明压控振荡器的相位噪声在1MHz和10MHz频偏处分别为-93.87dBc/Hz和-122.5dBc/Hz。3、分析并设计了基于LC的谐振腔差分注入锁定高速二分频器,并利用变容管调谐,实现了9.5GHz的分频范围；设计了三级基于CML伪差分结构的二分频器链,增大了分频范围、降低了功耗；设计了一种电流失配小于3%的电荷泵电路,解决了沟道长度调制效应、电荷共享等原因给传统电荷泵带来的电流失配问题。综上工作,设计了一款实现28.5～33GHz频段的整数分频锁相环频率综合器,在2.5V电源电压下消耗217.5mA电流,环路仿真结果表明环路锁定时间小于3.0μs,利用Matlab计算得到的频率综合器的相位噪声在1MHz和10MHz频偏处分别为-80dBc/Hz和-111.1dBc/Hz。本文受中国科学院上海微系统所无线传感网络与通信重点实验室2011年度开放课题《用于毫米波通信的频率综合器研究》支持。