论文部分内容阅读
近年来，超大规模集成电路随着集成度的增加，芯片上晶体管数的集成数量越来越多，使得芯片面积成为集成电路发展不可忽视的问题。多值逻辑电路的出现为解决集成电路芯片面积和互连线增多等问题提供了有效的解决途径。三值逻辑电路是多值逻辑电路中基数最小的一种，易于实现，具有多值逻辑电路的代表性。事实上以模代数为基础的Reed-Muller(RM)逻辑不仅可以表示任意三值逻辑函数，而且与传统以格代数积之和形式表示的电路相比，在面积、功耗等方面体现出巨大优势。固定极性RM(FPRM, Fixed-Polarity Reed-Muller)表达式是一种常用的RM逻辑规范表达式，在不同极性下具有不同的繁简形式，因而决定了它所映射的电路面积的不同。同时，智能算法在解决复杂度计算以及组合优化问题上，具有一定的优势。鉴此，本文在研究三值RM逻辑相关内容和智能算法的基础上对以下内容进行了研究：1.基于极性搜索的智能算法及改进：研究遗传算法和极性转换策略，确定合适三值FPRM逻辑电路优化编码方案和适应度，结合选择、交叉和变异算子，并研究改进的遗传算法，使求解问题的收敛性更强，实现三值FPRM逻辑电路面积最佳极性搜索；2.三值FPRM极性转换：研究三值FPRM逻辑函数展开式以及模代数的特点，运用多值列表技术，实现三值格代数积之和展开式到某极性三值FPRM逻辑展开式不同逻辑的系数转换以及实现不同极性间三值FPRM逻辑展开式的同一逻辑系数转换；3.基于穷尽算法的三值FPRM逻辑电路面积最佳极性搜索：根据格雷码遍历顺序和极性转换策略，结合三值FPRM电路面积估计模型，实现三值FPRM逻辑电路面积最佳极性搜索；4.基于智能算法的三值FPRM逻辑电路面积最佳极性搜索：根据极性转换策略，结合三值FPRM电路面积估计模型，运用遗传算法以及改进的算法实现三值FPRM逻辑电路面积最佳极性搜索；文中所提算法以优化三值FPRM电路面积为出发点，均用C语言编程，通过对MCNC Benchmark基准电路测试，结果表明该算法在优化三值FPRM电路面积方面具有一定的优势。