存储器是电路中必不可少的一部分。近几年来,传统CMOS电路中存储器已经遇到了物理极限。基于压控磁各向异性磁通道结(VCMA-MTJ)的磁阻存储器(MRAM)与传统的存储器相比具有更小的面积,更快的速度和更低的功耗,是一种可以替代现有传统存储器的有前景的新型存储器。作为一种新型的器件,必须有适合的外围电路进行配合才能够进行正常的读写操作。本文的工作主要着重于VCMA-MTJ磁阻存储器的架构和外围电路的研究。首先,本文比较了现有的几种新型存储器和磁阻存储器的特性,阐述了磁阻存储器的优缺点。介绍了本文采用的VCMA--MTJ存储器件的工作原理,并基于VCMA-MTJ的物理特性设计三端存储单元,在该存储单元的基础上建立1Mb容量的整体电路。介绍了外围电路中各个输入输出端口的功能,简单分析了基本的读写时序。其次,本文设计并优化了电路的读写电路。针对VCMA-MTJ的存储特性,设计了带有预读取的写入过程,用来降低数据的误写入。使用逻辑努力对地址译码电路进行优化,即增大了电路的驱动能力,又提高了电路的驱动能力。在读过程中,设计了外部编程控制的位线复位电路,用来降低误写入并提高电路读出时的工作频率。同时优化了电路中的关键模块——灵敏放大器,在电路中采用了双尾灵敏放大器。最后,针对这种新型的存储器件设计应用于测试的冗余电路。这些冗余电路分为两种,一种是对脉冲宽度的调控,其中包括线性调控和编程调控。另一种是,通过不同位线与信号线组合对三端的存储单元进行读写操作。通过这两种冗余电路可以实现对整个电路性能的测试和调控,可以对电路的性能有更深刻的了解并有利于进一步的研究和改进。