基于Sigma-Delta(∑-△)调制器的过采样模数转换器(Analog to Digital Converters, ADC)结构最早于1962年提出,最初用于视频信号的传输。∑-△模数转换器主要由∑-△调制器和数字降采样滤波器组成,它具有高精度、低功耗、低成本等特点。和传统Nyquist率模数转换器相比,E-A模数转换器采用过采样技术、噪声整形技术和数字滤波技术,降低了对模拟电路性能指标、元器件精度的匹配要求,能够实现传统Nyquist率模数转换器所不能达到的精度。另外,∑-△模数转换器采用现场可编程门阵列(Field Programmable Gate Array, FPGA)技术和DSP(Digital Signal Processing)技术,使其更加容易与其他数字电路进行片上集成。随着超大规模集成电路(VLSI)和片上系统(SOC)的快速发展,∑-△ADC已成为高精度模数转换器设计的一种切实可行的解决方案。∑-△调制器作为∑-△ADC的核心部分,其性能直接影响到转换器的精度,因此对∑-△调制器的研究和设计则显得非常重要。本文在分析∑-△ADC原理的基础上,通过对一、二阶∑-△调制器结构进行研究,提出了一种利用现场可编程门阵列(FPGA)芯片实现高精度A/D转换的解决方法。该方法利用FPGA自带的低压差分电压信号接口(Low Voltage Differential Voltage Signal, LVDS),并配合芯片外围少量的阻容器件与片内的过采样数字滤波器设计可以实现二阶∑-△型ADC的性能指标。通过在Matlab/Simulink环境中对二阶∑-△调制器进行理想建模仿真,输出信号的信噪失真比(SNDR)达到-86.6dB,有效位数(ENOB)达到14位,并经EDA工具仿真验证了该方法的可实现性。本文提出的方法具有设计简单,实现方便灵活,集成度高等优点。本文采用自顶向下(Top-Down)的方法,运用Matlab和Simulink对A/D转换模块进行算法设计,并利用Synphony Model Complier AE(简称Synphony HLS)根据算法模块自动生成Verilog Hardware Description Language(Verilog HDL)源代码和测试平台。最后,通过Libero集成设计工具对源代码和测试平台进行仿真验证,完成对基于FPGA的∑-△型模数转换器的设计。其设计思想更方便、简捷;集成度高,占用芯片面积少,可移植性好；能够正确地预测电路性能,为集成电路设计者提供可靠的电路设计指导；适合于数字音频信号处理、仪器仪表测量、医疗电子和无线通讯等高精度、高速、低压、低功耗领域。因此,该系统设计具有较好的实用性和广阔的市场前景。