论文部分内容阅读
当前超大规模集成电路的特征尺寸已降至90nm 以下, 在未来1015 年之内常规MOSFET 器件尺寸就有可能达到其物理极限, 使得自微电子技术发展至今始终以缩小器件沟道尺寸为主要手段来提高器件速度、工作频率的技术面临危机。多种思路试图解决我们未来即将面临的危机, 新一代技术不但要求能够继续提高标准单元的工作速度、频率, 降低其功耗,提高可靠性, 更希望其能够如按比例缩小技术一样长期发展。毫无疑问, 那些能够与常规Si 工艺技术相兼容的新技术将受青睐。也正因为如此, 在下一代45nm 工艺技术的研究中, SiGe 技术已经成为一个重要的子课题。利用Si/应变SiGe 异质结形成的窄基区能带特点, 高频SiGe HBT 已经应用到如手机芯片中的低噪放LNA 中。但是由于驰豫SiGe 生长技术相对困难得多, 所以SiGe CMOS 技术的发展及应用还远远落后。通常利用超高真空化学气相淀积的UHVCVD 方法所生长的驰豫SiGe 层往往达数微米, 不但表面粗糙度较高, 而且位错密度仍然不能达到大规模制备的要求。本论文研究的目的是研究在Si 基片上生长驰豫SiGe 的新方法制备SiGe MOSFET。不同于UHVCVD, 利用分子束外延（MBE）技术将更加精确得控制生长速度以及掺杂浓度, 形成更为理想的Si/SiGe 异质结。由于采用了低温Si 生长技术, 驰豫外延层的厚度由通常的数微米降到了400nm 以内, 这不但大大缩短了制备时间, 改善了器件的热传导性能,而且降低了器件表面的粗糙度, 阻隔了位错向表面攀升而在体内形成位错环, 从而提高了器件性能。利用低温Si 技术制备的驰豫Si0.8Ge0.2基片经原子力显微镜AFM测试, 表面均方粗糙度RMS 仅达10.2A。采用与Si 相兼容的工艺技术（除少数高温工艺外）, 在此基片上成功制备的单管SiGe N/P MOSFET, 经HP4155 测试分析载流子迁移率在常温下最大有25%的提高。考虑到此次实验中驰豫基片中Ge 主分较低, Si 沟道应变有限, 可以预见器件性能将能够有更进一步的提高。而低温Si 生长技术在高Ge 主分基片生长中的优势也将更加突出。