随着超大规模集成电路(ULSI)中器件集成度的逐步提高,半导体芯片内部金属连线间和层间的阻容耦合延迟及串扰越来越严重,从而导致信号传输速度下降和能耗加剧,成为制约半导体技术进一步发展的瓶颈。解决这一问题的关键是研究和开发综合性能优异的低介电常数材料,以取代目前广泛使用的本体SiO2介电材料。根据国际半导体技术发展路线图(ITRS2005)的预测,2010年将进入45 nm线宽的纳电子器件时代,届时需要介电常数k<2.2的超低介电常数材料作为线间和层间介质。而目前,性能优越的符合ULSI制作要求的超低介电常数材料尚未出现。本文的目的在于研究和探索新型超低介电常数材料的设计和制备方法,具体研究内容如下:　　(1)详细综述国内外低介电常数材料的发展现状。针对目前低介电常数材料研究的不足,提出了制备低介电常数材料的两种新思路。其一,以笼形多面低聚倍半硅氧烷(POSS)为结构构造基元,以线性小分子为连接链,通过化学键合,制备具有三维精确结构的无机-有机杂化低介电常数材料;其二,以精确结构的无机-有机杂化高分子为模板,通过牺牲模板法,采用氧化-热解工艺,制备均匀纳米多孔SiO2超低介电常数材料。　　(2)基于精确结构无机-有机杂化高分子材料的分子设计思想,选择以笼形多面低聚倍半硅氧烷T8H8为结构构造基元,以二烯分子为有机连接链,通过硅氢化加成反应,将所有POSS笼以共价键的形式连接起来,合成四种无机-有机杂化网络高分子。利用FTIR、13C NMR和29Si NMR对合成产物进行详细的结构表征,结果证实POSS均匀分散的无机-有机杂化纳米复合物已被成功合成。　　(3)针对杂化网络高分子的结构特点,提出一种新颖的纯化方法─—透析-抽提两步纯化法。结果表明,透析-抽提两步纯化法能将包裹在聚合物内的未反应单体和杂质清洗干净,是一种很好的纯化交联聚合物的方法。　　(4)HRTEM形貌观察显示,四种杂化聚合物均表现出很好的均匀性,未出现局部形态差异区域,说明聚合物中POSS组分未发生物理聚集,而是均匀地分散在聚合物体系之中。XRD图谱中未出现结晶峰,佐证了HRTEM的观察结果。AFM和SEM观察结果均显示,四种杂化聚合物薄膜均具有很好的均匀性和平整度;不同放大倍数的SEM照片显示,在薄膜表面未发现任何裂纹和破损区域。表明合成的杂化聚合物具有很好的成膜性。　　(5)杂化高分子材料热重分析表明,四种杂化聚合物均表现出较高的热稳定性,热分解温度Td均大于350 oC,且聚合物的热稳定性与其交联度有关,交联度越大,Td越大。　　(6)采用纳米压痕法表征聚合物薄膜的力学性能。结果表明,四种聚合物薄膜均表现出较高的硬度和弹性模量,硬度在0.21～0.26 GPa、弹性模量在7.57~8.85 GPa之间。并且与连接POSS的有机碳链的长度有关,随着长度的增加,硬度和弹性模量均呈现逐渐减小趋势。分析认为,连接POSS的有机碳链的热致蠕变,是影响杂化高分子硬度和弹性模量的主要原因。　　(7)利用LCR Meter测定了杂化聚合物薄膜的介电常数。结果表明,它们的k值均小于2.8,并且从PA到PD,k值呈现逐渐减小趋势。研究发现,聚合物的k值与其交联度有关,交联度越大,k值越小,为低介电材料性能与结构设计控制提供了方法。　　(8)采用牺牲模板法,通过氧化-热解工艺,制备了均匀纳米多孔SiO2超低介电常数材料。HRTEM和BET分析结果表明,孔径尺寸分布均匀,多孔SiO2薄膜孔径在2.7~3.4 nm之间,比表面积为349~465 m2/g,孔隙率为31.2％～43.6％。并发现随着连接POSS的碳链长度的增加,材料的孔径、比表面积和孔隙率均呈逐渐增大的趋势,为制备孔径和孔隙率可调的多孔材料提供了一种新方法。　　(9)与氧化热解前的聚合物薄膜相比,多孔SiO2薄膜呈现出明显增强的力学性能。四种多孔薄膜硬度为0.61～0.72 GPa,弹性模量为11.6~12.8 GPa。接触角测试结果显示,未经疏水性处理的薄膜的接触角均小于60 o,表现出一定的亲水性。而经过TMCS疏水性处理的薄膜的接触角均大于100 o,吸水性明显减弱。　　(10)多孔薄膜的介电性能研究表明,材料的孔隙率直接影响材料的介电常数大小,即随着薄膜孔隙率的提高,介电常数呈明显减小趋势。可以通过调节连接POSS的碳链长度以及聚合物的交联度实现对多孔SiO2薄膜孔径及孔隙率的调节,进而达到调控介电常数的目的。　　本文为纳米多孔低介电常数材料的设计、制备提供了新思路、新方法。