LDPC码在与基于信值传播算法的迭代译码相结合的条件下具有逼近Shannon限的性能，尤其是非正则的LDPC码，至少具有和Turbo码相同的纠错性能。LDPC码的特点是：描述简单，对严格的理论分析具有可验证性；译码复杂度低于Turbo码，且可实现完全的并行操作，硬件复杂度低，因而适合硬件实现；吞吐量大，极具高速译码潜力。LDPC码的优异性能及其在通信中的良好应用前景(例如光通信、卫星通信、深空通信、第四代移动通信、高速与甚高速数字用户线系统、光和磁记录系统等)，已引起世界各国学术界和IT业界的高度重视，成为当今信道编码领域中备受瞩目的研究热点之一。因此研究LDPC码的学术意义、商业价值和对IT(特别是通信)领域相关技术发展的推动作用是巨大的。 一般而言，纠错编码方案越复杂，码的纠错能力也就越强，但同时译码也会越困难。译码计算的复杂度往往随码长的增加呈现比线性更快的增长，从而需要相当巨大的计算能力以实现实时的应用，限制了LDPC码在实际系统中的应用。寻找新的译码方案以提高译码速度并降低功耗，成为当务之急。 因子图是一种双向图，和积算法以及最小和算法都是基于适当的因子图的算法，可以用来描述许多实际的物理问题。对于LDPC码的译码，通过消息在其因子图的节点及链路间的传播实现对接收序列的译码，而且由于因子图内在的特点便于以并行的方式实现，因此可以大大地提高译码的速度。其和积译码算法通常是设计一个与因子图结构相匹配的数字电路结构，因子图上的每一个节点均被视为一个小的处理器。 和积算法可以被分解为一些基本的运算，这些基本的运算我们称之为和积模块。研究发现，和积模块可以用简单的模拟晶体管电路来直接实现，并且在概率传播和晶体管特性之间有着惊人的匹配，这样，可以由和积模块直接构成模拟VLSI迭代译码网络。这种模拟译码器由于消除了迭代过程，因而具有极高的译码速度和极低的功耗。对它的研究对推动LDPC码的实时应用有着极其重要的意义和光明的前景。 本文在分析LDPC码的构造以及其因子图模型的基础上，研究利用接收波形或其抽样值的实模拟值来进行译码的算法和方法。对LDPC码的模拟译码器设计方法进行了较深入的探讨，设计了一个(16,2,4)正则LDPC码的模拟译码器，并对其进行了仿真分析。通过仿真，分析了失谐特性和温度特性对电路性能的影响，可以证明该译码器能够稳定工作，具有较快的译码速度和较低的功耗。所实现的译码器是高度并行的，非线性的，且使用了反馈的方法。通过本文的工作，为LDPC码的模拟译码器的更深入研究打下了基础，包括模拟译码器的自动综合和自动仿真，译码电路的收敛性分析等。