随着芯片技术的发展和应用安全性要求的提高，智能卡以其独特的安全性，在诸多领域中有着十分广泛的应用，如金融、社保、市政、加油等。智能卡的发展方向是高度的安全性、移动性和便携性。传统智能卡的硬件资源决定了目前智能卡的功能不够强大，只能满足智能卡应用的基本需求。 本文研究使用Verilog语言设计实现以MCU 8051为核心的智能卡芯片的设计和验证。设计的平台选用Synopsys公司的开发工具VCS和综合工具Design Analysis，在开发环境中完成软核的代码设计、综合，采用VCS工具和Candence公司的Nc-verilog工具进行功能、时序仿真验证，实现与8051指令集完全兼容的微处理器智能卡芯片。 文章介绍了系统架构，以MSC—8051微处理器为核心，进行智能卡功能模块的设计。从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格，然后对各个模块的设计进行了详细的描述，并给出了测试方法、仿真波形图。在系统方案设计过程中，仔细考虑了模块的合理划分及各个模块之间协同上作以使设计合理优化，按照自上而下的设计方法将各个模块逐一细化完成本模块的功能，各模块通过端口信号相通信，并根据设计的时序要求产生相应控制信号。在编写代码时，尽量贴近硬件的实现方式，充分考虑资源的合理开销及Verilog语言的特点，力求做到面积小而速度块，以满足功能和实用性的要求。 本论文对面向芯片系统的验证方法展开研究，分析了IP单独验证和SoC(System On Chip)集成验证的方法，并给出智能卡芯片的验证、综合结果。采用硬件描述语言设计的电子系统是近年来十分流行的方法，在SoC设计中几乎都会将微处理器、存储单元等通用IP模块集成到FPGA中构成可配置的SoC芯片，无论是微电子集成，还是FPGA的可编程设计，或是单片机的模拟混合集成，目的都是SoC，手段也会逐渐形成基于处理器内核加上外围IP单元的模式。MCS-51是Intel公司创建的8位机的经典系列结构，并实施技术开放政策，为众多厂家承认，并广泛用于SoC的处理器内核，使这个系列保持着生命力，在未来SoC发展中，作为8位经典结构的8051将担任8位CPU内核的重任。本论文中的智能卡设计通过多层次和级别验证，并最终综合流片成功，具有广泛的应用价值。