论文部分内容阅读
为了在较短的设计周期内实现高性能的芯片设计,全定制/半定制相结合的设计方法被广泛采用。某些IP核的端口与逻辑电路较多,其功能验证与时序分析工作占据了整个设计周期的主要部分。IP核的另一个主要工作是,将时序与功耗的分析结果按照标准格式形成可以被相关EDA工具识别的LIB库文件。本文深入研究了IP核的功能验证方法、时序建模的原理以及时序分析的方法。研究发现,现有功能验证和时序分析方法中,存在人工参与量过高的不足,因此,提出了自动化的功能验证和时序分析方法。本文通过脚本语言实现了IP核的功能验证自动化,通过将EDA工具模拟的电路(或版图)级模拟波形文件与行为级波形文件对比,准确定位功能出现错误的位置与时刻,使得功能验证工作只利用EDA工具的模拟结果,而不依赖其查错和报错的功能。相比于人工分析模拟波形的验证方法,该方法更加高效,且不易出错;相比于使用EDA工具查、报错的验证方法,该方法更加灵活,并且解决了EDA工具中存在模拟精度不高或者错误定位不准确的问题,提高了模拟精度与准确定位的能力。本文设计了IP核的LIB提取的自动化实现,通过二分法判断功能是否满足得到精确的时序数据。与传统的LIB提取方法相比,本文设计的方法不需要人工分析电路、版图以及寻找各个输入引脚的关键时序路径,只需要提供电路网表文件,即可自动化进行LIB提取,使LIB提取的效率和准确率得到了较大的提高。运用本文设计的功能验证与LIB提取方法,对存储器和寄存器文件进行了功能验证和LIB提取。其结果表明,与传统的方法相比该方法可以快速准确的实现自动化功能验证与LIB提取工作。本文设计实现了IP核的自动化功能验证与LIB提取。在工程中的实际应用表明,本文设计的自动化功能验证工具与人工查看波形的方法相比,在运行速度上提高了近70%。自动化LIB提取工具在运行速度上与分析路径、模拟版图上打好的标签相比提高了近38%。