小波变换由于其具有良好的时域和频域局部特性,已经广泛应用于信号处理等领域,其中离散小波变换已经被采纳为图像压缩标准JPEG2000的核心变换算法。同时,由于离散小波变换的提升算法具有众多易于硬件实现的特性,因此设计基于提升算法的离散小波变换VLSI结构具有十分重要的意义。本文首先比较详细的介绍了小波变换的基本理论,然后结合硬件设计与实现的具体要求,本文对小波变换的提升算法进行了改进,改进的提升算法可以使传统提升算法中分布在一条路径上串行运算的中间值,分别处于不同的路径,从而为实现并行运算创造了条件。通过在改进的算法所对应的直接结构中添加延时寄存器和流水线寄存器便可以使整个系统实现并行运算。对于具有多级提升的小波变换,它所对应的直接结构具有重复性,因此可以利用分时复用技术,复用重复的结构,以达到降低系统硬件资源消耗,提高硬件利用率的目的。此外,本文还对二维小波变换的尺度归一化运算进行了优化,通过将一维行变换和一维列变换的尺度归一化运算合并,进一步降低了运算量,减少了硬件消耗。在此基础上,本文分别提出了9/7和5/3提升小波的高效VLSI结构。在完成提升小波VLSI结构设计的基础上,本文使用层次式设计方法,对5/3提升小波的硬件结构在QuartusⅡ7.0平台上进行了仿真和实现,并将仿真结果与用MATLAB7.1软件进行的仿真结果进行了比较。结果表明,本文设计的VLSI结构能够高效的实现小波变换,满足实际应用的需求。