论文部分内容阅读
随着嵌入式应用的日益复杂,高性能低功耗嵌入式处理器成为嵌入式系统发展的主要需求。超深流水线技术通过提升处理器频率,提高处理器综合性能,是当今高端嵌入式处理器发展的主流趋势。本文重点研究嵌入式处理器的超深流水线关键技术,分别从提升性能与降低功耗两方面提出了若干创新解决方法。本文的主要内容与创新点包括:
1、低功耗指令Cache研究。提出了一种基于Tag分级访问的指令Cache低功耗方法,通过将Tag分离并分别在不同流水线级访问,降低指令Cache的标志存储器访问功耗。针对短循环指令访问特性,提出基于指令Cache访问轨迹的低功耗循环分支折合。记忆Cache访问轨迹,直接从指令Cache中访问循环体指令,避免指令Cache的标志存储器与部分数据存储器的访问功耗。
2、低功耗与高性能BTB研究。首先,分析BTB访问本质,提出了基于预测访问的BTB低功耗方法。通过预测BTB访问的指令类型与分支跳转方向,过滤非分支跳转指令的冗余BTB访问。进一步,提出了基于部分Tag的BTB设计方法。BTB仅记忆部分Tag,实现对分支目标地址的预测,降低BTB的访问功耗与设计成本。最后,提出了一种基于指令Cache复用的BTB设计方法。复用指令Cache存储空间缓存分支指令目标地址,消除BTB的设计成本与访问功耗。
3、基于页面动态合并的TLB设计方法。针对内存管理中虚拟页面与物理页面连续分配的特点,提出了一种支持相邻页面动态合并的TLB设计方法。通过对相邻页面的递归合并,动态提升TLB的地址空间映射范围,降低TLB访问缺失率,提升处理器综合性能。
4、低功耗与高性能片上存储子系统设计。提出了具有硬件堆栈功能的数据Cache设计方法。复用数据Cache存储空间缓存堆栈数据。函数现场保存与恢复直接访问硬件堆栈,避免对数据Cache的标志存储器与部分数据存储器的访问。进一步提出了支持处理器和DMA任务并行处理的SPM架构。
5、重构指令预取机制研究。改进传统的神经网络预测算法,引入历史指令信息,与感受器权重构成新型的感受器模型。通过感受器权重与历时指令信息的协同训练,学习重构指令执行规律,实现对后续重构指令的预测与配置信息的预取,隐藏配置信息加载开销。进一步,结合重构指令执行特征,提出了改进神经网络算法的可扩展实现框架。
本文提出的若干方法对于超深流水线嵌入式处理器降低功耗、提升性能具有积极的意义。