论文部分内容阅读
随着集成电路工艺技术的高速发展以及日益复杂的微处理器设计需求,研究人员必须最大限度地缩短微处理器的设计周期。由于指数级增大的设计空间、越来越高的设计复杂度以及长时间运行的工作负载,在较短的设计时间内进行处理器的设计空间探索(DSE)工作变得越来越困难。处理器研究人员通常采用典型的搜索优化技术来加速设计空间探索,如模拟退火算法、遗传算法等。即使这些技术可以一定程度上加快设计空间探索的速度,仍然需要消耗大量时间进行DSE。其主要原因是典型的搜索优化技术无法理解处理器内不同参数之间如何影响处理器的性能,仅将处理器系统作为一个“黑盒子”。因此如何加快处理器体系结构设计空间探索工作变得尤为重要。本文提出了基于关键性分析模型驱动模拟退火算法进行处理器设计空间探索的方法(CDSA-DSE)。首先将关键性驱动的扰动信息作为模拟退火算法的随机扰动,为模拟退火算法提供当前设计点临近区域的局部信息。然后提出了超标量设计空间的修剪策略以缩小待探索设计空间的范围。最后具体介绍了关键性分析模型,并在其中加入了超标量处理器核心部件发射队列的模型。关键性分析模型与模拟退火算法相结合可以有效地加速DSE。此外,本文还将该方法应用于超标量处理器BOOM,然后对BOOM进行基于时序的结构优化以提升其主频性能,分别优化了BOOM的译码、寄存器重命名阶段以及定点执行单元乘法模块,优化了加载/存储单元内缓存页表失效处理机制、访存序列失败检测机制,以及取消了原子指令堵前堵后的特性。对于基准测试程序SPEC CPU 2006,CDSA-DSE获得最佳性能配置参数的速度要比仅使用模拟退火算法平均快2.1倍。通过改变DSE起点和设计空间大小的敏感性研究也表明CDSA-DSE优于仅采用模拟退火算法的DSE。本文基于SMIC 40nm工艺对BOOM结构优化前后进行逻辑综合,仿真结果表明BOOM面向应用程序的性能降低4.46%的情况下,最坏条件工艺角下其主频提升14.2%。以上结果表明,本设计满足BOOM处理器性能优化的设计指标要求。