论文部分内容阅读
随着微电子技术的不断发展，FPGA和CPLD的性能也变的越来越优越。它们被广泛地应用于电子电路与系统的开发和调试阶段。FPGA可以支持重复编程，缺点是掉电后数据消失，所以每次上电后，都需要对它进行重新加载。FPGA通常以JTAG方式进行加载，这种方式使用专用的软件与硬件连接器将配置文件通过JTAG下载口加载到FPGA中。这种方式只适用于开发、调试阶段。如果FPGA在没有加载环境或者每次都想使用相同的配置文件的情况下，只依靠这种配置方式就会显得捉襟见肘。本论文设计出了一种配置系统，不仅解决了上述问题而且还提供了多种FPGA加载方式。系统中的主要元件有FLASH芯片，USB芯片，FPGA，CPLD。FLASH芯片用于存储配置文件。在系统中USB芯片不仅能作为上位机与CPLD传递数据或命令的媒介，而且配合CPLD中的USB-Blaster代码可以实现USB-Blaster的功能，即通过USB连接线来连接USB芯片和PC能实现在JTAG模式下加载FPGA，简化了硬件条件。CPLD连接各个芯片并且实现对各个芯片进行控制。将PC中的FPGA配置文件通过USB传递给CPLD，CPLD在上电或者用户需要配置FPGA时将FLASH中的文件读取出，在PS模式下配置FPGA。这样就可以使FPGA工作在没有外加配置条件的环境下。并且在电路中增加上电复位功能，可以使FPGA进行上电后自动加载，每次上电后即可获取相应的电路功能，以满足FPGA使用固定文件行进工作的需求。而且简化了FPGA的在JTAG模式下加载需要的硬件条件，具有很强的实用性。在调试和验证阶段，首先绘制两块需要的PCB子板，然后和FPGA母板连接起来进行调试，并且将母板的上的FPGA充当CPLD的功能。最终系统功能全部实现后，被成功应用在了项目组中BCS710板卡上。不过内置USB-Blaster功能上还需要进一步研究，使其能够工作在更高的时钟频率下。