随着半导体工艺水平的不断进步,现场可编程门阵列(Field Programmable Gate Array,FPGA)器件的集成度更高、性能更强,其内部结构也越来越复杂,而同时对FPGA可靠性和稳定性的要求反而随其测试难度的增加而提高。不管是对用户还是FPGA生产厂商来说,如何有效地进行FPGA测试都将直接关系到产品的设计周期和研发成本。本文正是针对现有的测试方法不能满足FPGA测试要求的现状,开展面向Xilinx公司Virtex系列所有型号FPGA互连资源的通用自动化测试方法。这种测试方法不仅保证对FPGA内部资源的高覆盖率,还能尽量减少总配置次数,进而减小测试成本。论文在介绍FPGA基本结构和现有测试方法的基础上,结合图论的相关理论和定理,将互连资源分层化,并基于此提出了Virtex系列互连资源的通用测试模型。该模型是FPGA底层资源连接关系的抽象表达,适用于所有Virtex系列FPGA,避免了针对不同型号FPGA需要不同测试方法的弊端。然后结合图论中边着色和匹配的概念,研究基于通用测试模型的互连资源配置算法,该算法可实现自动寻找可布通路径和节点不相交路径,进而实现测试配置图形的自动化生成,大大节约时间成本。文中基于该方法的Virtex和Virtex-II FPGA互连资源配置图形证明了该方法的有效性和优越性。本文研究的Xilinx FPGA互连资源的通用自动化测试方法可有效地解决现有的FPGA互连资源测试方法故障覆盖率不高、不适用于Virtex系列FPGA的缺点,同时避免不同型号FPGA的不同结构对测试带来的影响,真正实现对Xilinx公司现有所有Virtex和Spartan系列FPGA的通用化测试,同时该测试方法借助于计算机编程可以实现测试图形的自动生成,相比于手工配置,大大减少测试图形的生成时间,减小时间成本和测试成本。总之,该方法为学术界探讨FPGA测试最小配置次数作出有益探索,且该方法已被应用于某研究所的大规模FPGA测试中,体现本文研究的测试方法具有较高的理论研究和实际应用价值。