随着现代科技的飞速发展,在通信、计算机、航空航天等应用领域中的电子信号呈现出复杂化与多样化等特征,如信号的频率不断增长、带宽不断拓宽、瞬时性不断增加、非平稳特性急剧增长。为了能够准确获取具有这些复杂特征的信号,其所需的数据采集系统对采样率和分辨率等性能指标提出了更高的要求,特别是对采样频率数十GHz、分辨率8位以上的超高速采样系统(UFSS)的需求与日俱增。模数转换器(ADC)是数据采集系统的核心器件,然而由于制造工艺和市场产品的限制,目前无法获得如此高性能的单核ADC器件。为此,为了突破ADC器件性能的限制而获取更高的采样率与分辨率,基于并行方式的时基交替模数转换(TIADC)技术已成为一种提升实时采样率的非常有效且可行的方法而被广泛应用于实时获取非周期信号波形。但是,由于采样率的提升,UFSS表现出了并行化处理的新特征,给系统设计与实现提出了新的挑战。本文着眼于解决UFSS中的共性问题,以并行处理方法为研究对象,从并行采样技术、系统并行构架、失配误差校正、多器件并行数据同步和并行触发定位等方面展开了深入研究,最终在实际工程设计中得到验证并取得了优越的性能,其主要研究成果如下:1)全面分析了TIADC与频率交替模数转换(FIADC)并行采样及其并行失配误差(PME)的时域与频域特性,并给出了并行采样的性能评价指标。然后以UFSS中并行数据传输模型为基础,研究了多器件同步实现的互连拓扑模型与功能逻辑分割算法,进而提出了一种基于功能同步法的逻辑分割解决方案,能够使得UFSS的数据并行处理更高效、更可靠地实现。最后,综合并行采样与并行数据处理的方法,设计了一种基于多ADC多FPGA(MCMP)并行构架的UFSS总体框图,为实现数十GHz采样频率的系统提供了可行的参考。2)建立了在采样量化过程中参考电压、信号输入范围和分辨位数等参数对并行失配误差影响的表达式,进而分析出了TIADC系统的PME来源;然后从已有的PME解决方案中提炼出了PME校正的系统实现模型。针对已有方案中时间误差估计难以实现的问题,提出了一种基于数据统计的PME时间估计算法,并从输入信号的频率、噪声与采样数据长度等参数对算法的性能作了全面评估。结果表明,本文提出的PME校正方法不仅在各通道增益未知的情况下具有较高的精度,而且还具有较低的计算量和较高的实时性,非常适合在FPGA中实现。这为超高速TIADC系统的高精度实现提供了强有力的支撑。3)深入地分析了多ADC数据同步(MCS)问题的存在性及其根源,并首次建立了硬件同步与数据组合顺序的MCS模型。以此为基础,从前端硬件复位与后端检测识别两个角度分别提出了两套完整可靠的解决方案:硬件同步校正法和后检测识别法,同时对其中的关键设计参数作了充分的论证与实例化分析。结果表明,本文所提出的解决方案具有更加彻底性、高可靠性和易实现性,为超高速TIADC系统整机性能的进一步提升打下坚实的基础,也为具有MCS特性的同类系统或仪器提供了可行的设计参考。4)研究了模拟和数字并行触发定位方法,进而提出了一种基于解串器的混合型触发快速定位方法。它能够简化基于并行数据处理的触发定位过程,极大地减小触发定位所需的处理时间,从而提升了系统波形捕获率。同时,根据MCMP系统中并行数据传输模型与存储同步控制需求,提出了一种基于延迟器的自动延迟校正方法,能够简便且灵活地解决多FPGA间的并行数据存储同步问题。5)以本文所分析和提出的并行处理方法为基础,设计并实现了基于MCMP并行架构的20GSPS TIADC系统和脉冲激光的全波形采集系统,然后对并行处理方法进行分项测试以验证方法的可行性与可靠性。结果表明,本文所提出的并行处理方法具有精度高、实用性强、可靠性高等优越性能,能够为UFSS设计与实现提供可靠的支撑。