本论文对添加铁钛氧化物或锑掺杂二氧化锡(ATO)的抗静电瓷砖的制备及其性能进行了研究。以普通瓷砖透明釉为基础釉,分别添加铁钛氧化物和ATO,并辅以适量的添加成分,制备半导体釉。以普通瓷砖素坯料为基础,分别加入铁钛氧化物和ATO,并采取合适的工艺手段,制备导电大颗粒坯料。　　 对抗静电瓷砖的结构进行创新,采用如下设计:导电颗粒分布在瓷砖坯体的上层,半导体釉覆盖在瓷砖坯体的上表面,其中导电颗粒的尺寸为3～7mm,并与半导体釉相连通。在坯体上部镶嵌导电大颗粒,能将抗静电瓷砖的导电通路延伸到距离瓷砖釉面一定深度的部位,导电深度增大,以避免瓷砖四周磨边或切割后半导体釉面与瓷砖铺贴材料连通不稳定的问题。　　 探讨了半导体釉的表面电阻及莫氏硬度与导电材料如铁钛氧化物和ATO的种类及加入量的关系,并对添加剂如氧化硼、石英和氧化锌等对抗静电瓷砖性能的影响进行了研究。结果表明:铁钛半导体釉中,铁钛氧化物加入量20wt％,且氧化铁与氧化钛质量比为4:1时,其表面电阻满足介于105-109Ω的要求,但是釉面在美观和导电性方面改进和调整的空间比较小。锡锑半导体釉中,ATO加入量为30wt％,硼硅玻璃粉加入量为10～12wt％,石英加入量为5wt％,氧化锌加入量为1wt％时,其表面电阻在105～109Ω范围内有较低值,釉面莫氏硬度达到6-7,瓷砖吸水率小于0.3％,耐污性好。　　 探讨了导电坯体的表面电阻及烧结性能与导电材料如铁钛氧化物和ATO的种类和加入量的关系,并对添加剂及制备工艺对其性能的影响进行了研究。利用素坯料包裹含釉锡锑导电坯料粉制备含釉导电坯体,并对导电坯体与素坯体之间的相容性进行了系统研究。结果表明:铁钛导电坯体中,铁钛氧化物加入量20wt％,且氧化铁与氧化钛质量比为4:1,添加0-10wt％氧化铝改善坯体中硅氧网络结构后,铁钛导电坯体表面电阻值数量级为108～109Ω。含锡锑导电坯体中,随着粉料包裹量增加,导电坯体表面电阻降低,但是导电坯体与素坯体之间界面应力增大,二者相容性差异增加。当按釉干基与素坯料质量比为4:6配制含釉素坯料,ATO加入量30wt％,且粉料包裹量为35wt％时,导电坯体与素坯体界面之间相容性良好,且导电坯体内部ATO粒子周围的熔体层中溶解的ATO量较高,导电坯体具有低的表面电阻。