为了满足对低功耗、低成本、短开发周期的电子产品的设计需求,出现了以IP核复用技术为基础的SoC设计方法。但随着设计规模和复杂度的逐步攀升,因设计缺陷导致的反复投片生产造成的研发周期和成本大大增加。为了解决这个问题,人们提出了基于FPGA的SoC原型设计验证的方法。由于FPGA具有高度灵活性,并提供了大量的IP核授权,使得基于FPGA的SoC设计方法迅速发展起来,成为了SoC原型机设计的主流方法。本文以表面肌电信号的解码为基础,详细介绍了基于FPGA的SoC系统设计方法。论文阐述了肌电信号的产生机制和生理学特性,分析了在肌电信号采集过程中干扰信号的来源及特征,并针对干扰源提出完整的优化改善方案。在此基础上,设计硬件电路对微弱的肌电信号进行放大,同时在硬件和软件上对信号进行滤波,提取出了具有较高信噪比和完整度的有用信号。对采集到的有用肌电信号进行预处理和特征提取操作后,使用朴素贝叶斯分类器对其分析,提出了一种新的适合于肌电解码的硬件结构,采用逻辑电路实现解码单元,并且评估了硬件解码的运算性能。在构建基于FPGA的SoC系统中,对硬件平台的资源和特性进行了完整的介绍,并且分别构建了系统硬件平台和嵌入式软件架构,调用肌电解码IP,完成了肌电解码SoC系统的整体设计,设计过程表明软硬件协同设计的方法可以显著缩短开发周期,同时体现出其灵活的软硬件重构特性能够满足不同场合的设计需求。论文设计了机械手臂移物操作的实验范式对系统进行了整体验证,先通过软硬件联合仿真的方式对分类器进行离线训练,再远程控制机械手臂完成指定的任务。实验结论表明:肌电解码算法的硬件实现比软件实现具有更快的运算速度;解码正确率高达92%,能够控制机械臂完成指定的任务;验证了基于FPGA的SoC设计在软硬件开发上的灵活高效性。