论文部分内容阅读
随着多核时代的到来，问题也随之而来。首先是并行编程，由于目前的多核处理器还普遍采用传统的控制流计算机结构——冯·诺依曼体系结构，而控制流计算机从根本上来说是一个串行执行过程，这限制了并行编程。其次是多核通信，核的数目越多，通信的功耗和延迟将会越大，如何解决这类问题将是一个重要的课题；最后，存储结构的设计，尤其在CC-NUMA中，“缓存一致性”引起的通信问题更加严重。针对以上提出的问题，本文研究了数据流计算机及片上网络，借鉴了“缓存结构与应用片上网络联合研究”的重要思路，认为数据同步机制应与片上网络尤其是片上路由器的结构共同研究，核心问题是低延迟通信网络和容忍较大通信时延的数据驱动策略。将数据驱动机制与片上路由技术结合，提出了数据驱动交点队列（Crosspoint Queued,CQ）型片上路由器，包括数据驱动模块(DataDriven Module,DDM)和CQ型片上路由器。数据驱动模块实现数据驱动机制，CQ型片上路由器则实现处理器核间的通信。本文首先根据排队论中的M/M/1模型使用Matlab构建了CQ型路由器的数学模型进行仿真，确定了在队列深度为4，使用RR（Round Robin）调度算法时可以达到比较好的性能；然后根据数学仿真结果，完成了数据驱动CQ型片上路由器的RTL设计，针对路由器模型，设计了分布式与集总式两种结构的CQ型片上路由器；最后使用FreePDK的45nm工艺库对性能较好的分布式CQ型片上路由器进行了全定制电路版图的设计与功能仿真，在工作温度为700C、电压为1.1V的条件下，电路的关键路径延迟为0.271ns，平均功耗为267.5438mW，版图面积为0.0845μm2；同时在FPGA实验平台上对分布式结构的数据驱动CQ型片上路由器进行了验证。实验结果表明，本设计可以有效的实现片内多核通信，具有很好的可扩展性。