由于超大规模集成电路(VLSI)的功能越来越复杂,规模越来越大,片上集成半导体存储器已成为数字系统中非常重要的组成部分。对于片上系统(SOC)来说,片上集成存储器是一种不可或缺的IP核,它的好坏将直接影响芯片的面积和系统性能。因此,本文将研究可以片上集成的半导体存储器。目前,片上集成存储器一般采用静态结构,本文设计了一款32KB容量的静态随机存储器(SRAM)。为了提高SRAM的存取速度和降低功耗,本文在设计过程中对存储器的体系结构进行了优化,设计了存储单元,并采用了锁存型灵敏放大器提高了存取速度,并且降低了功耗。采用0.35um工艺实现了版图设计。由于大容量的存储器版图信息庞大,导致基于Spice的后仿真很困难,本文优化设计了一种SRAM后仿真模型,在保证仿真精度的同时提高了仿真的速度。在工业控制的很多领域中,当电源意外掉电的时候,保存SRAM数据的不丢失很重要。本文采用电可擦除不挥发存储器(EEPROM)在电源掉电的时候,存储SRAM中数据的原理,设计了两种不同结构的不挥发SRAM(NVSRAM)。第一种设计是采用SRAM和EEPROM存储单元组成新的存储单元,然后进行阵列设计;第二种电路设计是采用SRAM阵列和EEPROM阵列对应的形式进行设计。并且仿真验证了两种NVSRAM关键模块的设计功能,最后根据0.35um普通CMOS工艺和高压工艺设计出了两种电路的版图。