可重构处理器是一种新生的处理器架构，其较之以往的单核处理器、专用芯片、现场可编程逻辑阵列有着独特的技术优势，是未来电路结构发展的一个重要方向。可重构处理器计算资源丰富，芯片规模庞大，对系统的通信能力要求很高，传统的片上总线已经越来越难以满足可重构处理器的通信需求，因此，NoC不可避免的将要取代片上总线成为可重构处理器的主要通信结构。为了研究适合可重构处理器的NoC结构，研究者必须借助模拟器快速地搭建系统模型，测试其通信性能并加以比较，最终确定所需的网络结构。本文以SoC Designer为实现平台，设计了一款周期精确的NoC模拟器。该模拟器支持2D-Mesh、Ring和Spidergon三种拓扑结构的无限制扩展，虚通道数目、缓存深度等多项参数可配置，网络资源接口匹配AMBA-AHB协议，能够方便地集成SoC Designer元件库内的各种器件。模拟器能够统计吞吐率、平均延时这两个重要的性能参数，设计者可以利用它快速地评估出在不同的NoC结构下系统的性能，以便有针对性地做出选择。本文分别在三种网络结构下搭建了8节点和16节点网络，比较了每种网络的吞吐率和平均延时，并讨论了数据包长度、缓存深度和虚通道个数对网络性能的影响，为NoC在可重构计算领域的应用做出了初步探索。