算术逻辑单元(ALU)是高性能数字信号处理器中的核心部件之一,其性能与功耗对整个数字信号处理器性能与功耗具有很大的影响。研究全定制设计优化实现高性能低功耗的算术逻辑部件具有广泛的应用价值和重要的现实意义。本文深入研究了ALU的结构和核心加法器原理,根据DSP的结构特点,提出并实现了一种适合于DSP的ALU,该ALU支持40位的运算同时也支持两个16位的运算。本文采用半定制设计优化和全定制设计优化相结合的方法,在算法、编码、逻辑实现结构、电路、版图等层次进行设计和优化,使ALU的性能大幅提升,功耗大幅度下降。在0.25μm CMOS工艺、典型条件下关键路径的延迟时间0.932ns,面积为0.1012mm~2,功耗2.13mw,达到了优化设计的目标。该ALU已经成功应于X数字信号处理器中。本文的研究成果包括以下几点:1、分析研究ALU的结构及其核心加法器的基础上设计了一种适合于DSP的ALU,对ALU采用了并行结构,使得ALU可以工作在双16位模式下。2、改进了ALU核心加法器在双精度模式下的进位方式,减少了ALU在双精度模式下关键路径的延迟。3、采用了ALU在休眠模式下,停止ALU时钟的门控时钟技术,进一步降低了ALU在休眠模式下的漏电流功耗,将该技术应用于算术逻辑单元的优化设计中,获得了较低的功耗。