数字技术在生活中随处可见,数字信号处理（DSP）技术必不可少。模数转换器（ADC）是DSP中非常重要的模块。由于流水线模数转换器各方面的性能较为折中,而应用领域方面的不同,性能要求也有所不同。因此设计出具有满足不同应用场合需求的模数转换器是非常必要的,可以达到节约设计成本的目的。本论文为了满足DSP不同的应用场合,对高精度、高速两种特点的模数转换器的设计进行了研究。通过分析功耗、精度、面积、速度等其他性能,最终采用“4×5”五级流水结构,构建一个新型的可切换流水线ADC结构,通过关闭低分辨率下的子流水线级来达到可切换功能,使得ADC可以实现16位和12位两种量化功能。其次针对电容失配等非线性误差带来的非线性问题,对影响流水线ADC精度的误差来源进行仿真与剖析。校准时引用offline数字前台校准使所设计的16位档ADC后仿真及流片后的测试结果达到设计目标。最后根据校准要求,完成加法校准电路、寄存器组、数据选择器组等关键电路的设计与原理分析。在Cadence仿真软件工作平台下,在GSMC 0.13μm的工艺基础上完成对流水线ADC电路的整体设计仿真及版图设计,芯片流片测试结果:在2.5MHz的采样速率和19.53125KHz的输入信号频率的仿真环境下,经校准后的16位流水线ADC的有效位数（ENOB）为14.07bit,信噪比（SNR）为87.22d B,信噪失真比（SNDR）为86.49d B,无杂散动态范围（SFDR）为96.8d B,总谐波失真（THD）为-94.6d B;同样在12.5MHz的采样频率和97.65625KHz的输入信号频率下,切换后12位流水线ADC的有效位数（ENOB）为11.64bit,信噪比（SNR）为72.78d B,信噪失真比（SNDR）为71.83d B,无杂散动态范围（SFDR）为81.2d B,总谐波失真（THD）为-78.9d B,各项指标满足设计要求。