铁电场效应晶体管(FeFET)凭借其具有更快的读写速度、更低的功耗以及较强的抗辐照性能等优势已被公认为是最具发展潜力的新型存储器之一。然而,FeFET要达到商业化的要求,还有包括保持性能损失、印记失效、疲劳失效在内的一些失效问题需要解决。而位错、氧空位、退极化场等微观结构是影响晶体管漏-源电流大小的根本因素。深入研究位错等微观结构对漏-源电流的影响机理及影响规律对揭示FeFET的失效机理及主观利用这些微观因素来预防其失效有着重要意义。具体的研究内容如下:1.建立了MFS(金属-铁电-半导体)结构铁电场效应晶体管的通用跨尺度模型并验证了模型正确性。将相场理论与半导体器件方程相结合,并推导出相关偏微分方程的弱形式,然后采用有限元的方法求解。该模型成功的将畴结构与晶体管沟道中的电流联系起来,且得到的晶体管转移特性曲线与实验所测的值吻合,证明了所建模型的正确性。通过模拟结果发现铁电层下表面处的c畴是决定晶体管中电流的关键。2.考虑位错所带来的附加应力应变场,建立了含位错的MFS结构的FeFET跨尺度模型。利用该模型,研究了位错在铁电薄膜中位置、位错密度以及位错的强度对晶体管电学性能的影响。模拟结果表明:界面位错会使薄膜出现印记现象,并且随着位错的密度以及强度的增大而变得更明显,而内部位错仅仅是使薄膜的矫顽场减小。由于FeFET的电学性能是由畴结构而不是由薄膜的平均极化决定。当位错位于界面时,位错会对界面处的c畴产生钉扎从而增大控制沟道导通或截止的电压;当位错位于内部时,位错下方的区域形成几乎单一的a畴,在这种情况下,铁电层下表面由于缺少c畴,导致FeFET存储窗口几乎消失,从而导致存储器失效。因此相较于界面位错,内部位错对晶体管电学性能影响更大,在实验中应尽量避免内部位错的出现。3.在MFS结构的晶体管的基础上,加入一层绝缘层建立一个MFIS(金属-铁电-绝缘-半导体)结构FeFET的跨尺度模型。并利用该模型研究了不同强度的退极化场对晶体管电学性能的影响。研究结果表明:退极化场会明显减小电滞回线的剩余极化值以及存储窗口。从畴的角度分析,退极化场会抑制畴的翻转,并且退极化场的强度越大,抑制作用越明显,从而导致晶体管中转移曲线向右偏移产生印记,致使晶体管读取信息出现错误。