空间辐射环境对宇航电子系统构成严峻的可靠性威胁。纳米集成电路具有高性能、高集成度等优点,是未来宇航电子系统的必然选择。辐射效应严重影响纳米集成电路的可靠性,尤其是单粒子效应,限制它广泛用于宇航电子系统。随着集成电路工艺节点的缩小,集成电路晶体管密度提高、工作电压降低、工作频率增加等变化和空间多种辐射效应并存、温度变化范围广等特点导致纳米逻辑电路的单粒子效应研究愈发具有挑战性。本文深入研究纳米体硅CMOS工艺逻辑电路中单粒子效应的产生与传播受电路工作电压、频率和版图结构这些电路内在因素以及温度和总剂量两种空间环境变量的影响规律及其机理。针对纳米逻辑电路中单粒子翻转（SEU）软错误的传播规律,研究传播规律受电路工作电压、工作频率的影响,量化了SEU软错误的传播概率模型;在考虑触发器内主从锁存器的SEU截面差异的基础上,提出改进现有SEU软错误的传播模型,有效提高了现有模型的准确性;并且基于改进的模型,结合实验和仿真,提出定量评估触发器链逻辑电路单粒子软错误动态截面的方法。针对版图结构对纳米逻辑电路中单粒子瞬态（SET）的影响,重点研究了保护环加固与商用版图结构电路对单粒子多瞬态效应的敏感性差异。通过改变重离子的入射角度和方位角、脉冲激光的能量以及电路的工作电压,证明保护环版图加固技术能够有效抑制单粒子多瞬态脉冲的产生,并发现在垂直和斜入射时器件间单粒子电荷共享的不同是导致这两种入射条件产生单粒子多瞬态脉冲宽度分布差异较大的根本原因。针对总剂量对纳米逻辑电路中单粒子效应的影响,研究了不同总剂量下,逻辑电路的单粒子软错误截面变化受工作电压和测试向量的影响。实验首次发现了逻辑电路单粒子软错误截面随总剂量增大先增加后减小的现象,总剂量引起的晶体管有效驱动电流的下降和逻辑门延迟时间增加是这种现象的内在机理。针对温度对纳米逻辑电路中单粒子效应的影响,研究了不同电路工作电压下逻辑电路的单粒子软错误截面随温度的变化。实验首次发现在高低工作电压下,逻辑电路的SEU软错误随温度增加出现不同的变化规律,“反常温度效应”是这种变化规律差异的内在原因;在较高工作电压下,由于SET的时间窗口效应,SET软错误截面的温度敏感性大于SEU软错误截面的温度敏感性。