频率合成器是现代电子系统中的重要部分,在雷达测量、电子对抗、通信等方面有着广泛的应用。其相位噪声、输出杂散、变频时间以及频率分辨率等指标常常直接决定了整个系统性能的好坏。比如在雷达测量方面,低噪声的频率源可以提高整个雷达系统测量的精度;在电子对抗系统中,信号源快速的切换时间可以提高系统响应的速度;在通信领域,低杂散的信号源是减小误码率、提高系统灵敏度的重要保证。小数分频是近年来出现的一种新的技术。与传统的频率合成技术相比,它具有低相噪、高分辨率以及高集成度等优势,在实际工程中有着越来越广泛的应用。但小数分频也并非十全十美,小数杂散就是制约其应用的主要矛盾。小数杂散由于与中心频率非常接近,几乎很难通过外部的滤波电路加以滤除。当参考频率与反馈频率之间的相位差到达不可忽略的程度时,小数杂散甚至可能仅仅比输出信号低20dB左右。从而严重影响通信系统的指标性能。本文首先介绍了锁相环的基本理论,讲述了锁相环环路的结构、原理以及指标。然后对小数杂散产生的原理进行了分析,并对小数杂散的过量相位误差进行了建模。最后讲述了小数分频锁相环的设计过程。重点基于之前对小数误差相位的分析,在传统的优化小数杂散的方法基础上,提出了一些优化小数杂散时的改进方法。同时还分析了环路输出的相位噪声,并从优化电源、改进布局布线、调整环路滤波等方面对其进行了优化。最终,实测结果表明,我们提出的小数杂散的优化方法具备可行性。当输出频率为2.7GHz时,我们可以将输出的杂散优化至-70dBc。此时输出的相位噪声为<105dBc/Hz@100KHz、频率分辨率为1MHz,均能够满足系统指标的。