误码率是评价数据传输设备及其信道工作质量的一个重要指标,而误码仪作为通信系统可靠性测量工具,主要用于传输设备的生产调试、检验、以及日常维护、维修中。本论文是结合一个实际课题进行的,其目的是基于的FPGA+DSP数字信号处理技术,设计并实现一个适用于多种网系的信道误码测试仪。测试仪在传统误码仪的基础上,实现了以下功能。第一,测试仪带有配套的各种接口,能够与不同的通信系统连接,适应多种接口的测试要求。第二,测试仪输出的码流速度是可调的,范围从32kb/s到8192kb/s。第三,测试仪可以手动插入信道模拟单元,实现具有随机分布特性、一定误码率的信道误码和具有相应延迟时间的信道延迟。第四,测试仪采用触摸屏作为人机交互单元,具有智能直观的实时显示机制,使用户能够及时观测到测试仪统计出的误码参数。本文详细介绍了信道误码测试系统的总体设计方案,利用VHDL语言在FPGA芯片上完成了信号处理单元的功能设计和实现,包括以下几个方面：1、选择相应接口、工作速率和信号码型；2、生成符合设定帧结构的测试系列；3、对接收到的信号进行同步判别和误码检测；4、模拟信道功能,实现信道误码和信道延时的手动插入；5、实现FPGA与DSP之间的通信。