论文部分内容阅读
随着电子信息技术的高速发展,科研人员在科研工作中遇到的信号也日趋复杂。为了满足对复杂信号的采集和分析需求,研究高采样率的数据采集系统成为必然。目前,时间交替采样技术(TIADC)是提高采样率最为可行的方法之一。本文致力于高速数据采集模块关键技术的研究,基于TIADC技术的多ADC并行采集阵列完成了40GSPS示波器的整机设计,其主要指标要求为:最高实时采样率40GSPS,模拟带宽4GHz,垂直分辨率10bit和有效位数5.6bit。本文的主要研究内容如下:1、完成TIADC采集系统的框架设计。通过对采样技术和TIADC技术的研究,设计了40GSPS数据采集模块的总体框架。并对系统关键模块进行详细分析,给出了各模块的设计方案。2、研究并行采样系统中的同步复位问题以及同步复位信号的设计原则,完成了多片ADC采样数据的同步存储。针对本项目的40GSPS系统,提出了单ADC数据接收同步方案及校正算法、多ADC采样同步方案及校正算法以及基于FIFO(First Input First Output)存储单元读写信号延迟的数据存储同步自动校正算法。最终实现了40GSPS系统中多路采集数据的同步稳定存储。3、设计基于GTX(Gigabit Transceiver)串行收发器的板间传输模块,实现了速率为5Gbps的ADC采样数据的发送。基于PCIE(Peripheral Component Interconnect Express)核实现了硬件控制命令传输模块。通过对采集模块的调试和整机性能的测试,本项目设计的40GSPS示波器最大实时采样率40GSPS,模拟带宽4GHz,垂直分辨率10bit,有效位数5.8位,满足研制要求。