基于现场可编程门列阵(Field Programmable Gate Array,FPGA)技术的仪表控制系统(Digital Instrumentation and Control System,DICS)替代基于微处理器的DICS,用以提高核电厂现场控制的性能与效率,降低设备研发的成本。基于FPGA的核电厂DICS已被国际国内科研机构广泛推荐,并已在核电厂成功应用。作为一种复杂可编程逻辑器件,FPGA摒弃了操作系统与人机界面,还可通过开发与嵌入的方式,将微处理芯片和FPGA结合。正因如此,对FPGA设备的可靠性分析不仅需要考虑原基于微处理器的系统的故障情况,还需考虑因为大量电子器件的集成而导致的新的故障。对FPGA设备的可靠性分析需从逻辑设计和硬件随机故障两个方面来进行。针对硬件随机故障,论文采用了布尔逻辑驱动的马尔科夫过程(Boolean logic Driven Markov Process,BDMP)利用 KB3/YAMS 软件对基于 FPGA 的 CANDU第一停堆单停堆参数单通道系统进行动态可靠性评价。分别从系统的可修复性和不可修复性两个方面,得到系统部件在可修复与不可修复情况下的累积分布概率(Cumulative Probability Distribution,CPD)曲线,从而推导出系统在对应情况下的故障概率。提出基于BDMP的敏感性分析方法,以基于FPGA的CANDU第一停堆系统为对象进行应用,得出BDMP敏感性分析的适用性。针对逻辑设计故障,采用动态流图法(Dynamic Flowgraph Methodology,DFM)利用 Dymonda 软件建立模型,进行多态多时刻动态分析,得出两组导致顶事件发生的质蕴涵(Prime Implicant,PI)。最后,对比了BDMP 和 DFM 应用于基于 FPGA 的 DICS动态可靠性评价时,在模型构建的便利性、模型描述能力、定性/定量分析能力等方面的优势与局限性,提出对基于FPGA的DICS动态可靠性建模的思路及BDMP进行敏感性分析的方案。