介电材料是电子元器件不可或缺的材料之一,面对电子元器件向小型化及高性能化的方向发展,对介电材料的性能提出了更高的要求。因此,研发一种电学性能优异的介电材料已然成为众多学者的研究焦点。TiO₂是一种典型的介电材料,并且其来源丰富、无毒、化学稳定性好,同时具有很好的电导率及极高的耐击穿电场强度,有望用于电容器及储能等电子元器件上。纯的TiO₂介电常数很低（120）,有研究学者发现,通过掺杂改性可以极大地提高TiO₂的介电性能,尽管已经有很多研究者制备出介电性能优异的共掺杂TiO₂,但是对制备工艺以及离子掺杂组合对其介电性能影响还不甚明确,并且对其产生巨介电机理还存在争议。因此,系统地研究烧结工艺及离子掺杂组合对共掺杂TiO₂的介电性能的影响及其机理的研究具有重要意义。本文主要采用传统固相烧结制备了（Gd+Ta）和（Yb+Ta）共掺杂TiO₂陶瓷,研究了烧结工艺和离子掺杂组合对其微观形貌、相组成及介电性能的影响,并探究了共掺杂TiO₂陶瓷具有巨介电性的机理。1.本文探究了烧结工艺对共掺杂TiO₂陶瓷介电性能的影响,利用传统固相烧结分别在不同烧结温度下（1350℃、1400℃、1450℃、1500℃）保温10h制备了（Gd+Ta）共掺杂TiO₂陶瓷,研究发现:烧结温度为1400℃以上时,所有共掺杂TiO₂陶瓷都具有很高的致密度。烧结温度为1450℃,陶瓷试样具有最佳的介电性能,室温1kHz下测得其介电常数高达3.8×10⁵,介电损耗低至0.18。另外,研究发现Ta单掺杂TiO₂虽然提高其介电常数,但介电损耗增加;Gd单掺杂TiO₂具有较低的介电损耗,但是介电常数不高;当（Gd+Ta）共掺杂TiO₂时,陶瓷试样不仅具有高介电常数,同时也具有低介电损耗。2.为了探究共掺杂TiO₂陶瓷具有巨介电性的原因,我们又系统地探究了不同掺杂量对（Gd+Ta）共掺杂TiO₂陶瓷电学性能的影响。利用传统固相烧结在1450℃下保温10h成功制备了(Gd_0.5Ta_0.5)_xTi_1-xO₂陶瓷（x=0、0.5%、5%、10%、15%）。介电性能测试发现,在掺杂量为x=5%时,具有最好的介电性能,室温1kHz下测得其介电常数为4.8×10⁵,介电损耗为0.14。介电稳定性测试发现,（Gd+Ta）共掺杂TiO₂陶瓷的介电常数随温度的变化,依然具有较高的数值,但是介电损耗变化较大。通过XPS能谱发现,材料内部还存在大量的氧空位,这些氧空位会捕获电子而被束缚在晶格中,使得材料内部存在一些缺陷复合体。3.为了进一步改善共掺杂TiO₂陶瓷的介电性能,我们又制备出(Yb_0.5Ta_0.5)_xTi_1-xO₂陶瓷（x=0、0.5%、5%、10%、15%）,介电性能测试发现,x=5%时,(Yb_0.5Ta_0.5)_xTi_1-xO₂陶瓷的介电性能最佳,室温1kHz下测得其介电常数高达5.1×10⁵,介电损耗低至0.037。介电温度稳定性测试发现,其变化趋势与（Gd+Ta）共掺杂TiO₂陶瓷大致相同,对于x=5%(Yb_0.5Ta_0.5)_xTi_1-xO₂陶瓷,良好的电性能可以保持在-50¹00℃的温度内。压敏性能测试发现,（Yb+Ta）共掺杂TiO₂陶瓷具有一定的压敏性。通过XPS分析可知,(Yb_0.5Ta_0.5)_xTi_1-xO₂陶瓷具有优异的介电性能可以用电子钉扎缺陷偶极子簇（EPDD）来解释。