论文部分内容阅读
高速、高分辨率模数转换器(ADC)广泛应用于新一代无线通信系统、医疗影像系统,雷达通讯系统,以及高性能仪表等领域。新一代系统的发展不仅要求模数转换器具有高信噪比(SNR)、高无杂散动态范围(SFDR)以及欠采样能力(Sub-Sampling Capability),同时也要求模数转换器兼具低功耗、小面积的特征,从而实现高能效、低成本的系统应用。在众多类型的模数转换器中,流水线型模数转换器被证明可以同时实现高速、高精度、低功耗以及大模拟输入带宽。在各种低功耗设计技术中,运算放大器共享(Opamp-Sharing)、电容共享(Capacitor-Sharing)以及采样／保持消去(SHA-Less)技术是实现高能效流水线型模数转换器的关键技术。然而,传统的运算放大器共享技术以及电容共享技术受限于记忆效应(Memory Effect),级间串扰(Crosstalk)和额外的时钟清零相位(Additional Discharge Phase),使得模数转换器的转换精度和转换速率受到了限制。采样／保持消去技术由于在余量增益电路(MDAC)信号通路以及子模数转换器(Sub-ADC)信号通路之间存在RC延时不匹配(RC-Delay Mismatch),引入了孔径误差(Aperture Error),进而限制了模数转换器能够处理的最大输入信号的频率。为解决以上的问题,本论文提出一种运算放大器分裂—共享(Opamp Split-Sharing)的整合型前端设计方法。通过运算放大器分裂—共享将输入信号的采样／保持功能整合到第一级余量增益电路,在降低功耗的同时,消除了孔径误差,使模数转换器能够在很大的输入频率范围内保持高线性度。利用低导通阻抗、小寄生电容的模式开关实现的分裂式运算放大器,很好地满足了输入信号保持相位以及余量信号放大相位对于运算放大器不同的增益和带宽要求。通过运算放大器分裂—共享设计,在无需额外时钟清零相位的情况下,消除了传统运放共享技术存在的记忆效应以及信号串扰,提高了模数转换器的转换精度。对于后端流水线级,通过在两个2.5位余量增益电路之间共享一个两级折叠四输入运算放大器,实现了高能效的4.5位流水线级,进一步降低了模数转换器的整体功耗。基于上述研究,本论文采用0.18-μm 1P6M CMOS集成电路工艺实现了一款14-bit 100 MS/s流水线型模数转换器,芯片核心面积为6.34 mm2。测试结果表明,模数转换器的微分非线性(DNL)为+0.8/-0.7 LSB,积分非线性(INL)为+2.1/-2.2LSB。当输入15.5-MHz信号时,模数转换器的信噪失真比(SNDR)为70.2 dB,有效位数(ENOB)为11.4,无杂散动态范围(SFDR)达到89.1 dB。当输入220.3MHz信号时,模数转换器达到66.2 dB的SNDR(ENOB=10.7)以及82.7 dB的SFDR。在1.8 V电源电压下,模数转换器核心功耗为92 mW(不包括基准驱动电路),其品质因子(FOM)为0.39 pJ/conv-step。