直线加速器是最早出现的几种加速器之一,带电粒子在直线加速器中沿直线轨迹运动,在运动中受到高频电场的作用力,带电粒子在高频电场中获得能量完成加速。通常直线加速器由多个加速腔构成,而如何使各个加速腔中的高频电场的频率、相位稳定一致是保证电子持续加速和提高加速器效率的重要问题。本设计为研究院的150.4MHz直线超导加速器提供时钟同步系统方案,方案包括直线超导加速器高频系统中的高频参考信号单元、6MHz相位稳定单元、48选1高频信号开关单元。传统的高频信号源一般采用晶振加PLL的方案来实现,这种方案虽然能够满足高频低相位噪声的要求,但时钟的频率和相位可调性小、不够灵活。为了应对研究院对高频参考信号频率和相位可调的要求,设计中的高频参考信号单元使用温补晶振和PLL生成倍频时钟给FPGA和DAC,利用FPGA生成DDS数据驱动DAC产生高频、低相位噪声的高频参考信号。此方案既能满足高频参考信号的低相位噪声要求,也能满足高频参考信号频率、相位可调的要求。6MHz相位稳定单元是在FPGA中通过FFT算法得到参考信号相位和从串列加速器中拾取到的信号相位,经PID控制算法得出控制信号给束流脉冲化模块,束流脉冲化模块输出脉冲束流给串列加速器,使通过串列加速器加速后的束流脉冲相位稳定到高频参考信号上。48选1高频信号开关单元使用9片8选1射频开关芯片实现64路输入选1路输出切换矩阵。48选1高频信号开关单元将48路超导腔馈出的信号选一路输出给控制室示波器以便观察。通过实验测试和仿真结果分析证明本时钟同步系统方案的功能和性能均能较好地满足直线超导加速器时钟同步系统的需求,本方案的理论分析和实验结果可以为后续方案实施或者方案升级提供理论依据和参考。