接收机系统频率合成器的主要功能是给接收机综合基带子系统和接收机射频子系统提供所需的时钟信号和本振信号,频率合成器是现代电子系统的重要组成部分,是决定电子系统性能的关键设备之一。随着现代通信技术的发展,系统对频率合成器提出了越来越多的要求。低相位噪声、高频谱纯度、高捷变速率和高频率分辨率的频率合成器己经成为频率合成技术发展的主要趋势。本课题采用DDS与PLL相结合的混合频率合成技术实现频率合成器,DDS提供PLL的参考输入信号,PLL中的鉴相器芯片内集成有数字可编程的预分频器和分频器,该结构综合了DDS和PLL两者的优点,同时又在很大程度上克服两者的缺点,很好地满足了课题的设计需要。本文首先讲述了频率合成技术的概念,回顾了频率合成技术的发展历程,介绍了在频率合成技术上,国内外的发展现状。然后介绍了DDS与PLL的概念、结构、工作原理等,分析了相位噪声和杂散的主要来源。接着依据课题指标要求,确定设计方案和几个核心芯片,分析方案可行性,并详细讲述了DDS电路及锁相环电路的设计方法,以及PCB制板的规则和电磁兼容性设计。最后对频率合成器的几个主要性能指标的进行了测试。最终的测试结果显示,在41.4MHz-71.4MHz的频率范围内,频率步进为1Hz,相位噪声优于-127d Bc/Hz(±20KHz),杂散优于-55d B,跳频时间≤3ms(1Hz频差),达到了课题性能指标的要求。