随着集成电路的设计的发展以及集成电路制造工艺的不断进步，基于IP核复用的片上系统(SoC)设计逐渐发展成为IC设计的主流之一，同时，电路或系统也将集成更多的嵌入式存储器。　　 SoC在设计和制造的过程中不可避免地会产生各种缺陷，导致故障发生。由于嵌入式存储器比逻辑模块产生故障的可能性更高，相应的测试和诊断就显得更加重要。所以，为实现全面的SoC测试，必须制定一种高质量的嵌入式存储器测试方法，能有效检测出嵌入式存储器中的缺陷以及故障，从而改善芯片成品率并实质性节省测试和制造成本。　　 存储器测试应能够在一定的测试时间内得到可能的最佳故障覆盖率，因此建立合理的故障模型对嵌入式存储器的测试至关重要，测试算法的故障覆盖率、测试复杂度等指标与所采用的故障模型有直接的关系。由于对存储器单元进行物理检测是不现实的，唯一可行的办法是将待测存储器的测试结果与认定无故障的存储器的测试做对比，这就需要将物理故障模型转化为逻辑故障模型。　　 在众多嵌入式存储器的测试方法中，内建自测试是广泛采用的方案。BIST技术将外部测试功能转移到芯片内部，以合理的面积开销来彻底的测试单个嵌入式存储器。在今天的超大规模集成电路设计中，内建自测试技术(BIST)已经逐渐成为可测性设计的主流。　　 嵌入式存储器内建自测试设计的核心问题是测试算法的实现，测试算法的好坏决定了可测性设计的质量。因此本文在存储器内建自测试的基础上研究相对应的算法以优化BIST测试技术。