随着信息科技的不断发展,密码芯片在保证信息安全起着至关重要的作用,其应用场景无处不在求。密码芯片实现采用可重构方式兼备通用处理器性能高和专用集成电路灵活性高的特点。构建可重构密码处理器的仿真模型在硬件开发早期有利于进行设计评估,在硬件开发后期有利于验证算法与硬件设计的正确性,其难点在于如何设计仿真器使其满足硬件前后期的开发需求。本文设计的可重构密码仿真器是基于粗粒度可重构密码架构进行模型建立,通过可重构密码系统结构划分,分析多种分组密码算法的特点和共性来设计可重构密码阵列中的基本算子单元。在可重构密码硬件设计前期,设计非周期精确可重构密码仿真器能够进行快速功能仿真,提出了可重构密码阵列参数化模板,通过参数化模板来改变可重构密码阵列,并能够快速进行性能估计得到当前阵列下的各算法性能。针对确定的可重构密码阵列,建立周期精确仿真器模型,用来验证算法配置以及进行软硬件协同验证。在进行性能估计的同时,通过提取可重构密码阵列面积特征参数,本文设计基于神经网络的可重构密码面积预估模型,能够准确快速预测不同可重构密码阵列面积信息。本文设计的面向分组密码算法的可重构架构仿真器,作为可重构架构仿真模型,能够快速仿真,有利于快速验证和修改算法配置。实验结果表明,其非周期精确仿真器仿真速度与VCS相比最大达到快842倍,周期精确仿真器模型周期精确无误差;神经网络面积模型的仿真速度与DC综合相比最大达到3668倍,且最大误差不超过4.16%。通过上述面向分组密码算法的可重构架构仿真器的设计,能够缩短可重构密码芯片设计开发周期。