论文部分内容阅读
在多媒体、图像处理、模式识别等可容错的应用中,即使计算过程不完全精确也能产生有用的结果,此时容错应用中的精确计算电路就会造成系统硬件资源的浪费。非精确计算的思想是通过降低电路运算精度,设计出低功耗、高性能电路。本文利用非精确计算思想设计了基于改进基-4 Booth算法的非精确乘法器。首先,本文分析了精确改进基-4 Booth乘法器的结构,主要分为三部分:基-4 Booth编码单元、部分积压缩单元和快速求和单元。然后在改进基-4 Booth编码器的基础上设计了三种非精确基-4 Booth编码器(ABE1、ABE2和ABE-3),并且分析了它们在CMOS 45nm工艺下的硬件指标和误差参数。和精确编码器相比,非精确Booth编码器在产生较低错误率的同时,它的硬件开销明显降低。接着,设计了一种基于精确不规整部分积阵列的非精确规整部分积阵列。与精确不规整部分积阵列相比,该非精确设计减少了乘法器运算的一级压缩,缩短了整个乘法器运算电路的关键路径。因此,规整后的部分积阵列可以减少部分积压缩中压缩器的数量。随后,本文将上述两个非精确设计单元和一种高效的非精确4-2压缩单元相结合,设计了六种非精确基-4 Booth乘法器。非精确乘法器的非精确因子p表示设计中的非精确位宽,即在乘法器的低p位使用非精确编码器和非精确压缩器。本文在不同非精确因子p的情况下对设计的非精确基-4 Booth乘法器进行硬件指标和误差参数分析。与精确的基-4 Booth乘法器相比,这些非精确基-4 Booth乘法器的功耗更低、延时更短而且面积更小。综合考虑硬件指标和误差参数后,本文设计的非精基-4 Booth乘法器相比于现有的非精确Booth乘法器表现更优,尤其在延时和误差方面。最后本文将设计的非精确基-4 Booth乘法器和现有的非精确Booth乘法器应用于图像处理和FIR滤波器上,通过对比各输出信号的信噪比,验证了本文设计的非精确乘法器达到了应用要求,并且输出信号质量优于现有非精确Booth乘法器的输出信号。因此,本文设计的非精确基-4 Booth乘法器设计在可容错的计算领域具有很高的应用价值。