本论文依托于课题项目——高速A/D、D/A转换器关键技术与芯片开发的研究工作，根据课题项目要求，主要完成D/A转换器的功能验证方案设计和应用演示平台设计。　　在本文中，将采用直接数字频率合成器（DDS）来进行D/A转换器功能验证。由于DDS是现代频率合成的主要工具，它因具有频率分辨率高，频率转化快等众多优点而被广泛应用于众多领域。而且高性能的DDS也可以在高速D/A转换器的动态参数测试过程中替代码型发生器产生激励码字，以完成D/A动态参数测试工作。因此，本文将侧重如何使用可编程器件实现高性能的DDS。　　在课题的前期工作中，使用了传统查表法实现DDS设计，但是其对高速D/A转换器的功能验证效果并不理想。本论文设计了一种基于高速并行流水结构的CORDIC算法来实现的DDS系统。在CORDIC算法中，对数据的操作只有移位和加，减，易于用FPGA实现，而且插入流水后，CORDIC算法可以进行高吞吐量的数据计算。通过使用CORDIC算法，DDS所需要占用的硬件资源大为减少，精度大大提高。用小面积FPGA做成高精度DDS实现就变得可行。　　本论文在对课题设计的D/A转换器作简单介绍后，着重讲述验证方案——根据DDS设计的原理，结合CORDIC算法原理和误差分析，就如何选择CORDIC算法的参数进行了公式推导，在此基础上完成了DDS的FPGA具体实现过程。本文设计的DDS系统在QuartusⅡ和Modelsim平台上综合和仿真表明，时钟频率可达232MHz，计算误差在510级数。随后讲述了D/A转换器功能验证演示平台的设计，并在完成功能验证的基础上，对从该系统采集的数字正弦码字进行了FFT频谱分析，以确保该系统能用于后续的D/A性能参数测试工作。