本课题源于通信实习系统的“无线寻呼综合实验”项目，是通信专业学生的实验项目之一。该实验主要包括三项内容：计算机、寻呼电台、天线的线路连接，寻呼发射软件的使用和通过寻呼软件编辑并发送信息。本课题的基础是前期已实现了POCSAG码的传统编码电路的设计，本课题的目的是将前期的产品设计升级，将实验模块集中到一个可编程逻辑电路(FPGA)芯片中，以便于减少芯片的数量和增加可编程、可升级性。实验模块以自顶向下(TOP—DOWN)的设计方法实现硬件描述语言的设计，然后将各设计集中到一个FPGA芯片中。本课题的任务是实现实验装置中POCSAG码编码器的改造。本文详细介绍了POCSAG码的编码格式和基于SOPC的编码器的设计与实现。随着可编程逻辑器件的发展，已经可以实现将微处理器软核嵌入到可编程逻辑器件内部。SOPC既具有微控制器系统的高度灵活性，又具有用户可编程特性，使其成为现代电子技术和电子系统设计的发展方向。本课题采用Alcera公司提供的32位微处理器软核NiosⅡ和可编程芯片Cyclone，以该公司的SOPC开发套件QuartusⅡ和NiosⅡIDE作为设计工具。整个系统以FPGA及其扩展电路为主体。系统设计包括硬件设计和软件设计：硬件设计由VHDL语言完成；软件设计由C语言完成。最后对程序进行了编译和调试，实现了基于Cyclone芯片的POCSAG码编码器的SOPC设计。经检测，本设计完成的POCSAG编码器性能稳定，完全达到了设计要求。