在复杂的电子战环境下,雷达宽带数字侦察接收机需要具备实时处理多路大带宽信号的能力。宽带数字接收机利用高速A/D转换器进行模数转换,并对输出的数字信号进行一系列的下变频处理,最终获得能被可编程逻辑阵列和数字信号处理器件分析和识别的信号,应用数字信号处理技术对信号中的有用信息进行提取和储存。数字技术和数字处理器件的发展推动雷达数字接收机向着高分辨率,高截获概率,大动态范围的方向不断发展,使其逐渐成为电子侦察领域主要的研究方向。本文在前人的研究基础上,对侦察领域的雷达宽带数字接收机的关键技术进行研究,包括数字下变频技术和宽带数字信道化技术。本文基于FPGA对宽带数字下变频技术进行研究,首先研究了数字下变频涉及的相关理论基础,提出了一种优化型的CORDIC算法,将其应用于数字下变频模块的设计之中,设计了一种多相滤波级联常用FIR滤波的两级滤波方式,减小了单级滤波对硬件资源的大量消耗。对优化型数字下变频结构与IP Core实现的数字下变频结构进行仿真和对比分析,实验结果证明,优化的数字下变频结构占用更少的资源,更适合推广使用。本文运用数学公式推导了数字信道化结构,分析了各种应用场景下数字信道化的高效结构,对数字信道化过程常出现的问题进行了讨论,并给出了解决的方案。针对本次设计的数字信道化高效结构在MATLAB进行仿真,仿真验证了结构的合理性。完成了基于多相DFT的数字信道化结构的设计,并在FPGA中进行了仿真,与之前同条件下的MATLAB仿真进行对比,结果吻合,满足设计的要求。