射频技术在无线通信领域中被广泛使用,射频集成技术也呈现出了从单层走向多层,从二维走向三维的发展趋势。伴随着5G移动通信的到来和集成电路的小型化,对射频集成系统提出了更高的要求:开发小体积、多功能、高性能、低功耗的射频集成技术成为一大技术关键。TSV技术(Through-Silicon-Via,简称TSV技术)是三维射频集成的重要发展方向,它提供了更短的互连长度、更低的电延迟以及一种异质、异构芯片的微系统三维集成方法,有望实现低损耗高性能的射频集成系统。本文以应用在RF前端接收模块中的低损耗转接板为目标,研究面向三维射频封装应用的TSV低损耗转接板,以转接板上的基本传输单元共面波导(Coplanarwaveguide,CPW)传输线为出发点,优化转接板的结构、尺寸设计以及加工工艺,降低传输损耗。论文主要包括以下几个方面:TSV转接板上传输单元的结构、尺寸优化设计。提出TSV阵列接地的共面波导传输线以及TSV射频过孔互连结构。利用HFSS软件仿真分析传输线结构、尺寸,射频过孔冗余,绝缘层厚度,金属布线层厚度等因素对传输损耗的影响。分析得知,在同等条件下,TSV接地孔的设计大大减小了传输损耗,优化接地孔的位置是改善射频损耗的重要因素;同时,为了平衡产品良率与射频性能,设计了 4对射频TSV互连的冗余设计。优化TSV三维射频集成转接板工艺流程与工艺参数。实验中重点监测衬底电阻率、金属表面粗糙度等影响损耗的主要参数的变化。在DRIE刻蚀步骤后,进行严格的RCA清洗,避免杂质离子在热氧化工艺中渗透到衬底引起衬底电阻率下降,导致损耗加大;金属化TSV通孔形成保型性电镀的铜互连层,形成铜布线层后,在铜表面加镀镍金,减小了铜的氧化,同时增大了转接板与集成芯片的兼容性。通过对整个工艺过程的监测可以发现,硅衬底的电阻率变化不大。制造出基于TSV的三维射频集成转接板测试结构样品。测试基本传输单元的射频损耗,集成功能性的射频演示样机。测试结果表明,所提出的TSV接地CPW传输线的插入损耗大约为0.20dB/mm@10GHz,每个射频TSV过孔的损耗为0.02dB。基于优化的结构设计和工艺流程,加工出面向射频接收模块应用的单通道演示样机并进行测试,测试结果证明其满足需求。