论文部分内容阅读
地面数字电视具有频率范围宽、信噪比要求高等特点,这给射频接收机的关键模块之一频率综合器的设计带来很多挑战。本论文围绕ΔΣ分数分频锁相环型频率综合器开展研究工作,分别针对恒定环路带宽、自动频率校正和量化噪声抑制等方面提出相应的技术和解决办法,并完成以下研究:首先,回顾了锁相环的环路参数和相位噪声建模,阐述了ΔΣ分数锁相环的基本原理、ΔΣ调制器结构和量化噪声,分析了量化噪声到相位噪声的转换原理。接着,回顾了振荡器的相位噪声模型,简要推导了线性时变相位噪声模型;分析了LC振荡器中容易忽视的两个问题调谐方式和电源噪声抑制;提出一个等效模型对常用的中心抽头差分电感进行阻抗提取。针对宽带锁相环中出现的环路带宽变化大的问题,提出两个措施予以解决,并对其中使调谐增益和子带间距均恒定的方法做了详细的理论分析;实现了一款1.175GHz～2GHz的整数分频频率综合器芯片验证所提技术。针对传统的AFC技术在分数锁相环中会产生残留分数误差的问题,提出一种基于分频比的AFC技术解决该问题,并对该技术做了详细的误差分析;实现了一款975MHz～1960MHz的分数锁相环芯片验证所提AFC技术。针对ΔΣ调制器的高通量化噪声引入带外相位噪声的问题,提出一种4/4.5预分频器实现步长为0.5的分频比;提出一种可编程脉冲吞计数器的编码方式,以配合ΔΣ调制器实现宽带分数分频比。在前面所述的理论分析和各种技术的基础上,在0.18-μm CMOS工艺上实现了一款应用于DVB-T的1.2GHZ～2.1GHz分数分频频率综合器芯片,芯片面积为1.47mm×1mm,功耗为25.2mW,测试结果表明:环路带宽变化范围小于10.7%,带内相位噪声为-96dBc/Hz,积分相位误差小于0.75°,参考杂散小于-71dBc/Hz,锁定时间小于20μs。