Delta-Sigma ADC采用过采样和噪声整形技术,用速度换取精度,可以满足人们对高精度ADC的要求,因而广泛应用于高精度音频信号处理、高精度测量仪器中。本文以18位精度、高稳定性的Delta-Sigma ADC为目标,首先阐述了课题的研究背景,调研近年来Delta-Sigma ADC的国内外研究现状,分析了设计目标的可行性;然后介绍了噪声整形技术和过采样技术的基本原理,根据4k Hz的采样频率、18位有效精度的要求,讨论了单环与级联结构调制器的优缺点,推导了调制器的过采样率、量化位数与系统精度的关系并对运算放大器的有限直流增益、有限带宽、有限摆率、开关的非零导通电阻进行相应的建模,指导各个模块的电路级设计。为了获得奈奎斯特采样频率的输出信号,设计了数字抽取滤波器。数字抽取滤波器采用多级级联结构,包括CIC滤波器以及两级半带滤波器。为了进一步减小滤波器面积,半带滤波器系数采用Canonical Signed Digit码的表示方式。电路级采用GF35 CMOS工艺,模拟部分设计了全差分开关电容积分器、比较器和两相不交叠时钟模块;数字电路部分设计了数字噪声抵消逻辑、时钟分频电路、CIC滤波器以及两级半带滤波器。最后,完成了整体版图设设计,包括数字电路版图和模拟电路版图设计。Delta-Sigma ADC版图后仿真结果表明:在4k Hz的采样频率下,Delta-Sigma ADC的噪底在-135d B左右,SFDR为130d B,本次设计满足预定目标。