本文以Turbo码编译码器的FPGA实现为目标，对Turbo码编译码原理和迭代译码算法的硬件语言实现进行了深入研究。 本文首先在理论上对Turbo码的编译码原理进行了深入研究，分别介绍了PCCC、SCCC和HCCC三种Turbo码编码结构，然后对Turbo编码器中的几个关键问题进行了讨论。接着介绍了Turbo译码器的结构、Turbo码迭代译码思想以及两类译码算法：MAP类算法和SOVA算法，并对两种算法作了分析比较。 在对Turbo码编译码原理和迭代译码算法深入理解的基础上，并综合考虑性能和复杂度，本文采用了PCCC的编码结构和SOVA译码算法来实现Turbo编译码器。在软件设计方面，本文用VHDL语言分别实现了Turbo编码器、基于SOVA算法的Turbo译码器以及数字化的高斯加性白噪声信道。在硬件设计方面，在综合考虑系统性能、成本和升级空间等因素的基础上，本文选择了Altera公司的Cyclone Ⅱ器件来设计Turbo码编译码器的硬件平台，完成了FPGA核心模块及各个外设模块的硬件电路设计，最后绘制出了整个Turbo编译码器硬件平台的印制电路板图。