学习是生物体大脑的重要功能。1981年由Kohonen教授提出的SOM神经网络模型,被广泛用于大脑自组织、自学习功能的模拟与研究。同时,它在数据降维、聚类、模式识别、数据挖掘和图像处理等领域,也取得了巨大的成功。目前,人工神经网络的实现与应用大多采用基于计算机的软件仿真方法,该方法无法真正发挥神经网络并行处理、分布存储的特点,以及自适应能力强、鲁棒性强的优势。因此,神经网络的硬件实现逐渐成为研究热点。目前,人工神经网络的硬件实现主要基于超大规模集成电路(VLSI)技术。其中,现场可编程门阵列(FPGA)由于具有丰富的硬件可编程逻辑资源、配置灵活、开发周期短、可实现并行计算等特点,被广泛用于神经网络的硬件实现。现有的基于FPGA的SOM神经网络硬件实现方法大部分为面向特定应用,网络规模固定,数据格式单一,内部的实现结构也无法按需配置,不具备通用性,难以实现高性能的人工神经网络。因此,迫切需要一种基于FPGA的、网络规模、数据范围与精度以及运算结构能够按需配置的、通用的SOM神经网络硬件实现方法。本文提出了一种基于FPGA的可配置、模块化SOM神经网络硬件实现方法。首先,综合SOM神经网络的模型结构、学习原理与算法以及FPGA硬件实现的条件与限制,将网络模型划分为结构和功能相对独立的模块;其次,采用硬件描述语言(VHDL)对各模块进行描述,完成模块数字化,形成通用的模块库;最后,在实际应用中,根据需求,通过对各模块进行组合,便能够构造出SOM神经网络的目标硬件。在构建网络的过程中,可通过对通用参数的设置与传递,完成对网络规模、数据范围与精度和运算结构的灵活配置。为验证该方法的有效性,本文构建了用于数字识别的硬件SOM神经网络测试系统。该系统由基于MATLAB GUI的上位机设置界面和基于FPGA开发板的下位机组成。通过对网络功能和性能的测试表明,本文所提出的SOM神经网络的硬件实现方法具有灵活的网络规模、数据格式和运算结构可配置能力,可实现资源占用与运行速度的优化设计。系统运行速度的测试结果表明,相对于软件实现方法,硬件实现的SOM神经网络具有较高的运行速度,能够满足高速、小型化智能信息处理系统的应用需求。本文为SOM神经网络应用提供新的方法,也可为其他类型人工神经网络的硬件实现提供了有价值的借鉴。