高压半桥驱动芯片,由于其具有高可靠性、低成本、智能化等优点,在白色家电、电动交通工具、中小功率工业设备等领域获得了广泛应用。高压电平移位技术作为高压半桥驱动芯片的核心技术之一,其电路特性将直接影响到半桥驱动芯片的工作性能(传输延时、静态功耗等)和噪声抑制能力(dV/dt噪声及VS负偏压)。因此,对高压电平移位电路的传输特性及可靠性进行系统研究具有重要意义。本文重点分析了半桥驱动芯片电平移位技术,对dV/dt噪声、VS负偏压的产生机理及抑制技术进行了分析,指出了缩短传输延时与提升芯片抗噪可靠性的矛盾,提出了一种有源负载的高压电平移位技术,通过负载阻值的自适应设计,既可以降低噪声在负载上的电压降,又可以有效地降低LDMOS漏端的传输电压,进而降低了负载噪声、提高了高压电平移位电路的VS负压承受能力；其次,分析了高压半桥驱动芯片的延时特性,指出高侧通道中的高压电平移位电路和噪声滤波电路是传输延时的主要来源,采用了一种全差分迟滞比较结构的噪声滤波电路,不仅有效地降低了传输延时,而且有效滤除了dV/dt噪声,最终提升了芯片的抗噪可靠性。基于华润上华的700V 1μm Bipolar-CMOS-DMOS (BCD)工艺,设计了一款采用新型高压电平移位电路的高压半桥驱动芯片,并进行测试。测试结果表明：采用本文高压电平移位电路的半桥驱动芯片,dV/dt噪声能力高达85V/ns,在15V电压下VS负偏压能力达到-10.54V,高侧通道传输延时约93ns。