论文部分内容阅读
随着电子测试领域技术的飞速发展,能够更加准确且清晰的呈现高速电信号已经成为众工程师们努力的方向。所以对于采集系统而言,采样率与分辨率一直是深入研究的课题。同时,采样率与分辨率的不断提升,传统的并行传输已经不能够满足当下的传输要求,一系列全新的基于串行架构的接口与接口协议应运而生,而且必定会成为未来高速传输的趋势。本文将基于当下新兴的串行架构,重点研究高分辨率采集系统的搭建与串行传输协议模块的设计,通过相应的技术手段相对的同时提高采样率与垂直分辨率,最终达到的系统指标为:采样率达到5GSPS,垂直分辨率达到12位,有效位数达到8.8位,并对采集与处理相关关键技术给予细致的分析,具体的模块设计以及模块指标如下所示。1、研究基于JESD204B（JEDEC标准串行协议）串行传输协议下的高分辨率TIADC（时间交替采样ADC）采集系统,分析了它比传统的并行传输的具有的优势,从系统时钟、系统采集方案、采集控制模块以及FPGA（现场可编程门阵列）接收端等方面阐述正常采集的实现过程与设计流程,完成5GSPS高分辨率采集系统的正常采集。2、研究JESD204B串行传输协议下的单通道多链路同步技术与多通道同步技术,从确定性延迟的角度分析同步算法的可行性,深剖串行同步的实现过程,在FPGA中实现该串行传输协议标准提供的延迟补偿。3、设计基于GTX（Gigabit Transceiver）串行收发器的板间传输模块与基于PEX8311桥接芯片的PCIe（Peripheral Component Interconnect Express）高速通信模块,自定义协议传输实际速度达到6.25Gbps,误码率低于10-12。4、分析TIADC系统的误差模型,运用正弦拟合实现对增益误差与偏置误差的估计,针对欠采样的情况,分析一种基于FFT（快速傅里叶变换）谱分析的误差估计方法对时间误差进行正确估计,并利用FPGA内部的运算单元构建加法器、乘法器以及分数延时FIR滤波器实现对三种误差的数字后校正,完成8.8位有效位数的设计。5、对高分辨率采集系统以及设计的各模块进行实际测试,经过试验测试,正确完成了TIADC系统的搭建,完成GTX与PCIe的无误码测试,正确对三种失配误差进行了校正。