随着VLSI特征尺寸向着深亚微米级甚至纳米尺度发展，其互连线截面积越来越小，其承受的电流密度大幅度增加，电迁移引发的失效越来越显著，引起人们极大关注。本文在电迁移失效机理、电迁移噪声及其传统表征参量和分形概念的基础上，应用分形理论，确定了电迁移内部晶粒间界分形维数、电子扩散轨迹的分形维数和电迁移噪声时间序列的分形维数三者的定性关系，从而建立了金属互连电迁移噪声分形表征模型。该模型表明，在金属互连电迁移前期，时间序列的分形维数逐渐增大；成核后，噪声时间序列的分形维数减小；成核时刻是其转折点。并设计了电迁移失效实验验证了理论的正确性。实验结果发现，电迁移前期，功率谱密度幅值与噪声时间序列分形维数正相关，电迁移后期两参量负相关。本文还对金属互连电迁移噪声多分形表征参量进行了简单探索，结果发现，奇异值变化趋势与电阻变化趋势相同，空洞成核时，表征参量突变。并推导出噪声时间序列确具有多分形特性。研究表明，分形参量可以更全面地表征电迁移损伤过程，具有较好的应用前景。