论文部分内容阅读
本文的内容是Sigma-Delta模数转换器中的数字滤波器的研究与设计。近些年音视频已经进入了数字时代,CD、DVD、MP3等大量数字电子设备进入市场,成为消费电子的热点。同时随着超大规模集成电路技术的发展,在单片电路上集成复杂的数字信号处理能力已经成为可能,因此研究音频系统中的模数转换芯片具有很大的现实意义。Sigma-Delta模数转换器是一种低速、高精度的过采样模数转换器,主要应用于音频和部分视频频段的信号处理,非常适合用来实现数字通信系统和信号处理系统中的模拟接口部件。这类模数转换器可充分利用现代VLSI(Very-large-scale integration)的高速、高集成度的优点,同时避免了元器件失配对A/D转换器精度的限制,已成为实现高精度模数转换主要技术。Sigma-Delta模数转换器中,虽然模拟调制器部分决定了模数转换器的设计精度以及转换速率,但数字滤波器很大程度上决定了模数或数模转换器的速率、功耗和面积。本文对数字低通滤波器的原理和设计技术进行了研究,就如何优化电路结构、提高电路性能作了具体分析。采用各种技术以节省硬件开销和降低功耗,如采用了多相位结构、结构复用、分时复用等设计方法;采用非递归型CIC(cascaded-integrated-comb)滤波器用以逐级降低时钟,在己有技术的基础上,利用半带滤波器的冲激响应的对称性,改善了滤波器的速率、功耗等性能达到减低功耗的作用;提出了一种采用CSD(Canonic Signed-Digit)码表示量化后的系数,实现移位相加(或减)的方法来实现滤波器中的乘法功能。本文在针对滤波器的特点,在模拟电路三阶调制器的基础之上,实现128倍过采样、16bit信噪比98db的Sigma-Delta模数转换数字滤波器。该滤波器由一个32倍抽取级联积分梳状(CIC)滤波器和两个窄带有限冲击响应半带滤波器级联而成.整个系统设计经过Matlab系统仿真、Verilog HDL RTL级代码编写、Modelsim SE RTL级代码前仿真和门级代码后仿真、Synopsys Design Compiler综合、SOC Encounter布局布线,并通过FPGA(Field Programmable Gate Array)开发板验证。本滤波器可以作为ASIC(Application Specific Intergrated Circuits)库的标准单元模块反复使用;设计采用0.35μm标准CMOS工艺,布局布线后的芯片面积2.5 2.5mm2,信噪比达到98.0378db。×