随着图像采集设备与图像处理技术的发展,国防安全、航空航天、安防监控等应用领域对获取的图像提出了更高的要求,需要图像拥有较大视场的同时具有较高的分辨率。受限于传统成像系统中大视场和高分辨率相互制约的矛盾,一般的相机系统随着视场角的增大,采集到的图像分辨率会下降,无法保证图像细节。因此,研究一种能够同时获取大视场高分辨的成像系统具有重要的研究意义。近年来使用多个相机组成阵列相机系统采集图像成为其中一种研究方向,在保证图像具有大视场的同时也兼顾了图像的高分辨率。目前该类系统存在系统成本高、开发难度大、不利于后期升级维护、系统扩展性低等问题。针对这些问题,本文结合上位机软件和硬件电路系统的特点,设计了一套图像采集系统,硬件部分具体包括1路全局相机和55路子相机。全局相机用于获取大视场的图像,显示分辨率为4000×3000@20fps;子相机覆盖全局相机视场,获取图像细节,显示分辨率为1920×1080@10fps。系统采用上位机和Xilinx公司的FPGA控制,实现图像数据的采集传输、显示、存储下载等功能。本文的主要研究工作如下。（1）分析了阵列相机系统的实现功能,确定本文系统的整体架构和设计方案。方案将整个系统分5级硬件子系统,并将图像采集、传输、存储、缓存等功能划分至不同的子系统。数据交互系统完成指令接收转发以及数据缓存;全局相机处理系统完成指令转发、全局相机数据缓存;全局相机系统完成全局相机数据采集传输;子相机处理系统完成子相机数据采集传输,根据指令实现不同功能;存储系统完成子相机数据的存储下载。（2）完成了各级硬件子系统的电路设计。包括确定各子系统间的接口协议,完成器件选型、原理图和PCB设计等主要工作,最终得到数据交互电路板、相机数据处理板、全局相机CMOS电路板、子相机CMOS电路板、全局相机处理板、存储电路板6类硬件电路板。（3）完成了硬件系统中FPGA逻辑设计实现。使用Verilog HDL语言进行FPGA开发,主要逻辑设计包括PCIe通信、指令的接收转发机制、GTP传输、DDR3缓存管理、AXI4读写协议、SERDES高速传输、同步串口收发、相机CMOS配置、相机数据接收、存储下载实现、e MMC初始化和数据传输等。（4）完成了各级硬件子系统的测试以及系统整体测试。包括硬件电路板上电测试、验证逻辑功能、对系统整体功能进行测试。通过对测试结果、FPGA消耗的资源进行分析,总结系统存在的问题,提出系统的改进优化方案。本文设计的广域高分辨率系统能够实现1路全局相机和4路子相机显示,同时支持对55路子相机的图像数据存储,具有优秀的图像处理性能、良好的扩展性、硬件成本低、便于升级维护等特点,能够实际应用在对大视场、高分辨率有迫切需求的场景下,例如公共安防、广域监控等。本文系统在大视场的基础上进行分区域管理,能够对不同区域进行图像细节放大处理,在原理上为阵列相机的研发提供了参考,具有实际的理论意义。